基于Verilog hdl语言的SRAM读写控制
标签: Verilog SRAM 读写 控制
上传时间: 2013-06-07
上传用户:hoperingcong
本文简单探讨了verilog HDL设计中的可综合性问题,适合HDL初学者阅读 用组合逻辑实现的电路和用时序逻辑实现的 电路要分配到不同的进程中。 不要使用枚举类型的属性。 Integer应加范围限制。 通常的可综合代码应该是同步设计。 避免门级描述,除非在关键路径中。
标签: HDL 综合设计
上传时间: 2013-10-21
上传用户:smallfish
概述:数字通信和自动化控制等领域的高速度发展和世界范围的高技术竞争对数字系统提出了越来越高的要求,特别是需要设计具有实时信号处理能力的专用集成电路,要求把包括多个CPU内核在内的整个电子系统综合到一个芯片(SOC)上。集成电路制造工艺的发展;知识产权核(IP)的重复利用;硬件描述语言(HDL)的大规模使用;
标签: Verilog Actel HDL 基本知识
上传时间: 2013-10-28
上传用户:pol123
verilog hdl 入门教程,还算好吧····
标签: Verilog 入门教程
上传时间: 2013-11-02
上传用户:丶灬夏天
verilog
标签: Verilog HDL 程序设计 教程
上传时间: 2013-12-23
上传用户:顶得柱
Verilog HDL入门教程
标签: HDL 入门教程
上传时间: 2013-10-19
上传用户:哈哈hah
本文列举了大量的基本电路的Verilog HDL 代码,使初学者能够迅速熟悉基本的HDL 建模;同时也列举了一些常用电路的代码,作为设计者的指导。
标签: Verilog 基本电路 设计指导
上传用户:linyao
上传时间: 2013-10-10
上传用户:Wwill
上传时间: 2013-10-26
上传用户:linlin
上传时间: 2013-11-19
上传用户:masochism