第01讲-电子元器件-电阻.mp4 第02讲-电子元器件-电感电容保险丝.mp4 第03讲-电子元器件-IC变压器运算放大器.mp4 第04讲-电子元器件-TL431光耦.mp4 第05讲-电子元器件-二极管.mp4 第06讲-电子元器件-三极管.mp4 第07讲-电子元器件-MOS管.mp4 第08讲-电源常识-安规-PCB-插头.mp4 第09讲-电源常识差模共模干扰-EMI-变压器.mp4 第10讲-电源常识-雷击-静电-耐压-功率因素(1).mp4 第11讲-变压器设计.mp4 第12讲-变压器感量设计.mp4 第13讲-变压器绕制.mp4 第14讲-变压器效率.mp4 第15讲-绕制变压器实操.mp4 第16讲-电路原理反激式.mp4 第17讲-电路原理LM358.mp4 第18讲-BUCK电路原理.mp4 第19讲-快充QC2.0-QC3.0.mp4 第20讲-同步整流详解.mp4 第21讲-PFC电路详解.mp4 第22讲-BOOST电路原理.mp4 第23讲-RCC电路详解.mp4 …………
上传时间： 2013-04-15
上传用户：eeworm
第01讲-电子元器件-电阻.mp4 第02讲-电子元器件-电感电容保险丝.mp4 第03讲-电子元器件-IC变压器运算放大器.mp4 第04讲-电子元器件-TL431光耦.mp4 第05讲-电子元器件-二极管.mp4 第06讲-电子元器件-三极管.mp4 第07讲-电子元器件-MOS管.mp4 第08讲-电源常识-安规-PCB-插头.mp4 第09讲-电源常识差模共模干扰-EMI-变压器.mp4 第10讲-电源常识-雷击-静电-耐压-功率因素(1).mp4 第11讲-变压器设计.mp4 第12讲-变压器感量设计.mp4 第13讲-变压器绕制.mp4 第14讲-变压器效率.mp4 第15讲-绕制变压器实操.mp4 第16讲-电路原理反激式.mp4 第17讲-电路原理LM358.mp4 第18讲-BUCK电路原理.mp4 第19讲-快充QC2.0-QC3.0.mp4 第20讲-同步整流详解.mp4 第21讲-PFC电路详解.mp4 第22讲-BOOST电路原理.mp4 第23讲-RCC电路详解.mp4 …………
上传时间： 2013-06-03
上传用户：eeworm
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
C++完美演绎 经典算法 如 /* 头文件：my_Include.h */ #include <stdio.h> /* 展开C语言的内建函数指令 */ #define PI 3.1415926 /* 宏常量，在稍后章节再详解 */ #define circle(radius) (PI*radius*radius) /* 宏函数，圆的面积 */ /* 将比较数值大小的函数写在自编include文件内 */ int show_big_or_small (int a,int b,int c) { int tmp if (a>b) { tmp = a a = b b = tmp } if (b>c) { tmp = b b = c c = tmp } if (a>b) { tmp = a a = b b = tmp } printf("由小至大排序之后的结果:%d %d %d\n", a, b, c) } 程序执行结果： 由小至大排序之后的结果:1 2 3 可将内建函数的include文件展开在自编的include文件中 圆圈的面积是=201.0619264
标签： my_Include include define 3.141
上传时间： 2014-01-17
上传用户：epson850
源代码\用动态规划算法计算序列关系个数 用关系"<"和"="将3个数a，b，c依次序排列时，有13种不同的序列关系： a=b=c,a=b<c,a<b=v,a<b<c,a<c<b a=c<b,b<a=c,b<a<c,b<c<a,b=c<a c<a=b,c<a<b,c<b<a 若要将n个数依序列，设计一个动态规划算法，计算出有多少种不同的序列关系， 要求算法只占用O(n),只耗时O(n*n).
上传时间： 2013-12-26
上传用户：siguazgb
c语言版的多项式曲线拟合。 用最小二乘法进行曲线拟合. 用p－1 次多项式进行拟合，p<= 10 x,y 的第0个域x[0],y[0],没有用，有效数据从x[1],y[1] 开始 nNodeNum,有效数据节点的个数。 b,为输出的多项式系数，b[i] 为b[i-1]次项。b[0],没有用。 b,有10个元素ok。
上传时间： 2014-01-12
上传用户：变形金刚
用游标的方法实现对称差的计算，即 （A-B）+（B-A）
上传时间： 2016-05-23
上传用户：远远ssad
词法分析器 对输入一个函数，并对其分析main() { int a,b a = 10 b = a + 20 }
上传时间： 2013-12-20
上传用户：hfmm633
基因算法，用VC++或MATLAB，java等工具设计一程序计算任一个随机产生的DNA基因表达式的有效长度和值 设随机产生的基因表达式为： + Q - / b * b a Q b a a b a a b b a a a b
上传时间： 2014-01-09
上传用户：aa54
函数再现机构设计 试设计一曲柄摇杆机构，再现函数 要求： 输入构件的转角范围180°，输出构件摆角范围30°，即： 当输入构件从a转至a+90时，输出构件从b转至b+30 当输入构件从a+90转至a+180时，输出构件从b+30转至b
上传时间： 2013-12-17
上传用户：英雄
