应用ＶＨＤＬ、ＣＰＬＤ、ＥＤＡ开发软件设计数字系统,能够显著增强设计的灵活性,提高产品的性能,减轻设计的工作量,缩短设计周期。传统的“固定功能集成块+连线”的设计方法正逐步地缩小应用范围,而基于芯片的设计方法正成为电子系统设计的主流。ＶＨＤＬ语言、ＣＰＬＤ/ＦＰＧＡ、ＥＤＡ开发软件已成为设计复杂数字电路系统的重要工具。
标签： 开发软件 减 周期 数字系统
上传时间： 2014-12-08
上传用户：Yukiseop
CAN总线，Ｉ２Ｃ，ＵＳＢ等的ＦＰＧＡ实现源码
标签： CAN 总线
上传时间： 2016-03-27
上传用户：wangyi39
一个用ＶＨＤＬ语言编写的ＦＬＡＳＨ，在ＦＰＧＡ上实现过，容量可灵活设置，视实际应用及ＦＰＧＡ资源
标签： 语言 编写
上传时间： 2016-07-01
上传用户：zjf3110
在ＶＨＤＬ上编写了UART通信协议，对于ＦＰＧＡ开发有很大帮助
标签： UART 编写 通信协议
上传时间： 2013-12-06
上传用户：wxhwjf
基于LabVIEWFPGA的三相锁相环设计与实现摘要：针对传统 ＦＰＧＡ 模式开发的锁相环在实时人机交互方面的不足，设 计 了 基 于 ＬａｂＶＩＥＷ ＦＰＧＡ 技术的三相锁相环；方 案 以 ｓｂＲＩＯ－９６３１模块为硬件平台，利用 ＬａｂＶＩＥＷ 编程控制 ＦＰＧＡ 逻辑，在 ＦＰＧＡ 中分三级流水线实现了基于ｄｑ变换的锁相环算法，并通 过 ＦＩＦＯ 实时上传采集信号、锁定相位至 ＰＣ机，最后在 ＰＣ机上实现对锁相环性能分析、ＰＩ参数调控和１ 三相锁相环模型 三相锁相环是基于静止坐标变换和旋转坐标变换 （ｄｑ变 换）的矢量变换实现的 ＶＣＯ 反馈控制。基于ｄｑ变换的改进型 锁相环模型，在ｄｑ变换的基础上提取正序分量进行 ＶＣＯ 反馈 控制，以抑制电压不 平 衡 的 扰 动［４－５］，如 图１所示。三相 信 号 首先经过静止坐标变换到ａβ坐标系μａ、μβ，然后经过 Ｔ／４延时 单元和计算单元计算出三相信号的正序分量变换到ａβ坐 标 系 上的μａｐ 、μβｐ ，此时μａｐ 、μβｐ 是不带电压畸变干扰的分量，对 其进行旋转坐标变换得到μｄ、μｑ。 ｕｑ ＝ｋ＊ｓｉｎ（ωｔ－ω０ｔ） （１） μｑ 的表达如式 （１）所 示，ｋ为与输入电压有关的数，ｗ、 ｗ０ 分别为输入信号角频率和锁定信号角频率。当μｑ 由交流变 量变为直流分量时，ｗ＝ｗ０，锁 相环完 成 鉴 相，经 过 ＶＣＯ 控 制最终锁定相位θ。 ２ 方案设计 系统方案如图２所示，包括三相信号的输入、信号锁相和 实时调控３个部分。其中信号采集和锁相处理在ｓｂＲＩＯ－９６３１ 模块 实现，利 用ｓｂＲＩＯ－９６３１高速运行的特点，对 三 相信 号 进行采集、锁相和输出；ＰＩ参数和θ作为 ＦＰＧＡ 和 ＰＣ机的共 享变量实现数据交互，由ＰＣ机设置ＰＩ参数、
标签： labview fpga
上传时间： 2022-02-18
上传用户：XuVshu
