一种高电源抑制比的CMOS带隙基准电压源设计
介绍一种基于CSMC0.5 μm工艺的低温漂高电源抑制比带隙基准电路。本文在原有Banba带隙基准电路的基础上，通过采用共源共栅电流镜结构和引入负反馈环路的方法，大大提高了整体电路的电源抑制比。 Spectre仿真分析结果表明：在-40~100 ℃的温度范围内，输出电压摆动仅为1.7 mV，在...
高PF设计技术资料
📦 资源总数：53574
💻 源代码：66926
🔌 电路图：1
🔥 高PF设计热门资料
查看全部53574个资源 »基于LabVIEW的高精度电流源设计与实现
基于LabVIEW的高精度电流源设计与实现...
高电源抑制比带隙基准电路设计
介绍一种高电源抑制比带隙基准电路的设计与验证...
LDO稳压器高精度电压基准源的分析与设计
超低漏失线性稳压器的技术关键，是基准源模块的设计，在对双极型LDO稳压器进行分析的基础上，提出了对其关键模块基准电压源进行高精度的设计的方案。...
一种高电源抑制比带隙基准电压源的设计
摘要：采用共源共栅运算放大器作为驱动，设计了一种高电源抑制比和低温度系数的带隙基准电压源电路，并在TSMC0.18Um CMOS工艺下，采用HSPICE进行了仿真.仿真结果表明：在-25耀115益温度范围内电路的温漂系数为9.69伊10-6/益，电源抑制比达到-100dB，电源电压在2.5耀4.5V...
💻 高PF设计源代码
查看更多 »📂 高PF设计资料分类