这是一个关于FPGA设计的高级进阶，介绍了一些设计技巧
标签： FPGA 进阶
上传时间： 2013-08-16
上传用户：w50403
高分辨率实时图象采集系统的设计方案，利用FPGA进行设计的
标签： 高分辨率 图象采集 设计方案
上传用户：haohaoxuexi
基于FPGA的调频高斯滤波器介绍了用FPGA实现的调频高斯滤波器。
标签： FPGA 调频 滤波器 高斯
上传时间： 2013-08-17
上传用户：x4587
proteus的一个小定时计时， \\r\\n\\r\\n时钟用的是6M，有源文件自己看
标签： proteus 定时 计时
上传时间： 2013-08-21
上传用户：1234567890qqq
用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线
标签： FPGA 大型 计时
上传时间： 2013-08-23
上传用户：q986086481
基于FPGA的高分辨率VGA显示控制器的设计
标签： FPGA VGA 高分辨率 显示控制器
上传用户：lizhen9880
数据采集 基于DSP和FPGA的高精度数据采集卡设计
标签： FPGA DSP 高精度 数据采集卡
上传时间： 2013-08-29
上传用户：2728460838
此代码是我们在单片机来控制CPLD记数,然后读出并转换数据,精度很高,在我们学校的电子设计大赛上还获的了二等奖
标签： CPLD 电子设计大赛 用单片机 控制
上传用户：chengxin
关键词：FPGA 数字电路 时序 时延路径 建立时间 保持时间
标签： FPGA 数字电路 保持 时序
上传时间： 2013-08-31
上传用户：梧桐
本文：采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C／A码产生器。C／A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用，通过硬件描述语言VERILOG在ISE中实现电路生成，采用MODELSIM、SYNPLIFY工具分别进行仿真和综合。
标签： FPGA GPS 模拟 动态
上传用户：pwcsoft
