提出了欧氏算法和IDFT相结合的RS码流式解码方案,并在FPGA芯片上予以实现。计算机仿真和实测表明,该方案在GF(28)的符号速率可达50MHz以上,最大延时为640ns,满足了高速宽带无线接入网中
提出了欧氏算法和IDFT相结合的RS码流式解码方案,并在FPGA芯片上予以实现。计算机仿真和实测表明,该方案在GF(28)的符号速率可达50MHz以上,最大延时为640ns,满足了高速宽带无线接入网中...
高速防火墙技术资料
📦 资源总数：2273
💻 源代码：1578
🔌 电路图：1
📚 高速防火墙全部资料 (2273个)
费尔个人防火墙 2.1 源程序 版权所有 (C) 费尔安全实验室 http://www.xfilt.com xstudio@xfilt.com 2002 年 12 月 2
费尔个人防火墙 2.1 源程序 版权所有 (C) 费尔安全实验室 http://www.xfilt.com xstudio@xfilt.com 2002 年 12 月 2...
实现π／4-DQPSK调制的一种快速算法.针对rd4．DQPSK调制数字化实现的运算量大、高速调制难的问题
实现π／4-DQPSK调制的一种快速算法.针对rd4．DQPSK调制数字化实现的运算量大、高速调制难的问题，提出了一种适合于数字调制的 快速算法...
专业版的VB个人防火墙,在XP上已经调试OK
专业版的VB个人防火墙,在XP上已经调试OK...
fft高速变化原代码,实用于高速多通道信号采集装置
fft高速变化原代码,实用于高速多通道信号采集装置...
基于PCB 仿真的高速时钟电路设计研究
基于PCB 仿真的高速时钟电路设计研究，基于PCB 仿真的高速时钟电路设计研究。基于PCB 仿真的高速时钟电路设计研究...
一个crc防火墙的源码.对掌握crc算法的原理和实现有很大帮助.
一个crc防火墙的源码.对掌握crc算法的原理和实现有很大帮助....
基于复杂可编程逻辑器件(CPLD)的120MHz高速A_D采集卡的设计
基于复杂可编程逻辑器件(CPLD)的120MHz高速A_D采集卡的设计...
这是高速电路设计的讲稿
这是高速电路设计的讲稿，包括软核的设计和应用，非常具有参考性。...
PHILIPS的D12芯片是一款具有并行总线和局部DMA传输能力的高速USB接口器件,源代码c公开
PHILIPS的D12芯片是一款具有并行总线和局部DMA传输能力的高速USB接口器件,源代码c公开...