微处理器技术、传感器技术和无线通信技术的进步，推动了无线数据采集系统的产生和发展。数据采集技术广泛应用于雷达、通信、遥感遥测等领域。在各种信息的获取中，对高速数据采集的需求非常广泛。随着测控技术的发展，对数据采集系统的智能化和网络化水平也提出了更高的要求。并且由于通讯网络的飞速发展，移动通信与实际应用的结合使得各种基于GPRS网络的无线数据传输系统成为当前远距离无线通讯领域最为广泛的应用。本课题将广泛应用的嵌入式控制器引入到数据采集系统设计中，并结合GPRS优秀的网络特性，实现了一个低功耗、智能化、网络化、软硬件可根据具体测量任务适当裁减的无线高速数据采集平台。 本设计采用32位ARM处理器S3C2410为核心器件，配以FPGA+DDRSDRAM高速数据采集模块，GPRS数据通信模块，在Linux嵌入式操作系统和应用软件的支持下，实现了数字化高速采集，数字化无线数据网络传输的现场数据采集系统。该平台采集的现场数据主要为各种传感器输出的电压模拟量。前端数据采集模块的FPGA控制高速AD转换器将输入的模拟量信号采集后，存储在由DDRSDRAM构成的大容量缓存中，再经过嵌入式系统中的微控制器进行各种处理，然后将处理结果保存在ARM系统的SDRAM内存，最后通过在ARM系统模块扩展的GPRS模块，将采集到的数据通过GPRS网络发送出去。 IAnux由于其代码开放性以及强大的网络功能等特点，在许多的嵌入式网络设备中有着广泛应用，与其他的嵌入式操作系统相比，具有着更多的优势。因此本课题将其作为硬件平台的操作系统。基于ARM的嵌入式数据采集与处理系统结构清晰、通用性好、可扩展性强，可为各种嵌入式应用提供一套完整的硬、软件解决方案，在工业测量与控制领域具有较为广阔的应用前景。
上传时间： 2013-04-24
上传用户：xlcky
随着电子技术的不断发展，嵌入式系统越来越多地在控制类、消费类、通讯类等电子产品广泛应用，嵌入式技术也越来越和人们的生活紧密结合。同时，计算机硬件的发展以及数据量的增加，对存储设备的要求也越来越高。 本文深入研究了嵌入式系统中数据存储和数据交换，提出了一套完整的嵌入式系统中数据存储和数据交换的设计方案，并详细介绍了其实现过程。Flash存储器由于体积小、功耗低、性能稳定等特点在便携式电子产品中得到了广泛的应用。Flash存储器主要有两种形式：Nor Flash和Nand Flash。Nor Flash具有XIP特性，可以直接在芯片上执行代码，而且读取速度较快。Nand Flash存储密度大、容量大、生产工艺简单、性价比高，但是控制方式复杂而且可能会存在一定的坏块。SD卡是近年来流行的大容量便携式存储卡。本系统中，我们以Flash和SD卡作为数据存储介质。在存储介质的选择方面，在系统内部采用了体积小、容量大、成本低的Flash，并采用Nor和Nand Flash相结合的方案：在Nor Flash上存储与系统相关的软件和程序，在Nand Flash上存储用户数据。系统外部采用安全性高、容量大、性能佳的SD卡作存储容量扩展。实现了基于Atmel公司ARM系列MCU的Flash存储器和SD卡的硬件电路的设计及底层驱动程序的设计。 本研究分别根据Nor和Nand Flash数据存储和操作特点，分析了JFFS2和YAFFS的特点以及各自的存储方式、断电保护、损耗平衡、垃圾回收等一系列的策略和机制，并在Nor和Nand Flash上实现并优化了这些管理机制。在SD上则采用目前主流操作系统（Windows，Linux等）所支持的FAT16文件格式，完成了从磁盘格式化到文件的读写等标准API函数，实现了嵌入式系统的高速数据交换。
上传时间： 2013-04-24
上传用户：qulele
随着空间科学任务的增加,需要处理的空间科学数据量激增,要求建立一个高速的空间数据连接网络.高速复接器作为空间飞行器星上网络的关键设备,其性能对整个空间数据网络的性能起着重要影响.该文阐述了利用先入先出存储器FIFO进行异步速率调整,应用VHDL语言和可编程门阵列FPGA技术,对多个信号源数据进行数据打包、信道选通调度和多路复接的方法.设计中,用VHDL语言对高速复接器进行行为级建模,为了验证这个模型,首先使用软件进行仿真,通过编写testbench程序模拟FIFO的动作特点,对程序输入信号进行仿真,在软件逻辑仿真取得预期结果后,继续设计硬件电路,设计出的实际电路实现了将来自两个不同速率的信源数据(1394总线数据和1553B总线数据)复接成一路符合CCSDS协议的位流业务数据.在实验调试中对FPGA的输出数据进行检验,同时对设计方法进行验证.验证结果完全符合设计目标.应用硬件可编程逻辑芯片FPGA设计高速复接器,大幅度提高了数据的复接速率,可应用于未来的星载高速数据系统中,能够完成在轨系统的数据复接任务.
上传时间： 2013-07-16
上传用户：wfl_yy
数据采集技术是信息科学的重要组成部分，也是现代检测技术的基础。随着现代科学技术的应用需求，数据采集经常与数据处理、存储作为一个完整的系统用于航空航天、图像分析、雷达探测等领域；另一方面，随着制造工艺的发展，采...
上传时间： 2013-05-23
上传用户：小小小熊
PCI 9656是PLX公司设计的一款高速PCI I/O芯片，可应用于66MHz、64bit PCI和CompactPCI总线。文章简述了PCI 9656的主要功能，介绍了一种应用PCI 9656的CompactPCI数据接收卡设计。设计中采用MAXII系列CPLD建立了PCI 9656与FIFO间的数据通道，可满足高速数据传输的要求。
上传时间： 2014-11-28
上传用户：1184599859
基于USB接口的数据采集模块的设计与实现Design and Implementation of USB-Based Data Acquisition Module路 永 伸(天津科技大学电子信息与自动化学院，天津300222)摘要文中给出基于USB接口的数据采集模块的设计与实现。硬件设计采用以Adpc831与PDIUSBDI2为主的器件进行硬件设计，采用Windriver开发USB驱动，并用Visual C十十6.0对主机软件中硬件接口操作部分进行动态链接库封装。关键词USB 数据采集Adpc831 PDNSBDI2 Windriver动态链接库Abstract T hed esigna ndim plementaitono fU SB-BasedD ataA cquisiitonM oduleis g iven.Th ec hips oluitonm ainlyw ithA dpc831a ndP DTUSBD12i sused for hardware design. The USB drive is developed场Wmdriver, and the operation on the hardware interface is packaged into Dynamic Link Libraries场Visual C++6.0. Keywords USB DataA cquisition Adttc831 PDfUSBD12 Windriver0 引言US B总 线 是新一代接口总线，最初推出的目的是为了统一取代PC机的各类外设接口，迄今经历了1.0,1.1与2.0版本3个标准。在国内基于USB总线的相关设计与开发也得到了快速的发展，很多设计者从各自的应用领域，用不同方案设计出了相应的装置[1,2]。数据采集是工业控制中一个普遍而重要的环节，因此开发基于USB接口的数据采集模块具有很强的现实应用意义。虽然 US B总线标准已经发展到2.0版本，但由于工业控制现场干扰信号的情况比较复杂，高速数据传输的可靠性不容易被保证，并且很多场合对数据采集的实时性要求并不高，开发2.0标准产品的成本又较1.1标准产品高，所以笔者认为，在工业控制领域，目前开发基于USB总线1.1标准实现的数据采集模块的实用意义大于相应2.0标准模块。
上传时间： 2013-10-22
上传用户：q3290766
现场可编程门阵列（FPGA）与模数转换器（ADC）数字数据输出的接口是一项常见的工程设计挑战。此外，ADC使用多种多样的数字数据样式和标准，使这项挑战更加复杂。本资料将告诉您有关在高速数据转换器实现方案中使用LVDS的应用诀窍和技巧。
上传时间： 2013-10-09
上传用户：jackgao
基于FPGA、PCI9054、SDRAM和DDS设计了用于某遥测信号模拟源的专用板卡。PCI9054实现与上位机的数据交互,FPGA实现PCI本地接口转换、数据接收发送控制及DDS芯片的配置。通过WDM驱动程序设计及MFC交互界面设计,最终实现了10~200 Mbit·s-1的LVDS数据接收及10~50 Mbit·s-1任意速率的LVDS数据发送。
上传时间： 2013-11-23
上传用户：3到15
为解决目前高速信号处理中的数据传输速度瓶颈以及传输距离的问题，设计并实现了一种基于FPGA 的高速数据传输系统，本系统借助Altera Cyclone III FPGA 的LVDS I/O 通道产生LVDS 信号，稳定地完成了数据的高速、远距离传输。系统所需的8B/10B 编解码、数据时钟恢复(CDR)、串/并行转换电路、误码率计算模块均在FPGA 内利用VHDL 语言设计实现，大大降低了系统互联的复杂度和成本，提高了系统集成度和稳定性。
上传时间： 2013-10-29
上传用户：zhishenglu
基于现场可编程门阵列（FPGA），设计了采用RS485标准的数据通信协议。其中，高速信号接收，采用同步485通信协议，高速接口包括时钟和数据两个信号，时钟速率3.6864 MHz，利用同步时钟上升沿检测数据。低速信号接收采用异步485通信协议，波特率115.2 kbps，每字节1个起始位，8个数据位，1个截止位。针对高速数据接收时的情况，加入1 MB 容量的静态存储器SRAM作为缓存，保证接收数据的可靠性。
上传时间： 2013-10-10
上传用户：笨小孩
