准确计算电机铁耗一直是困扰电机设计者的一个难题。传统方法是假设电机内部磁场仅是交变磁化的，根据铁磁材料在交变磁化条件下测量的数据，计算电机齿部和轭部由基波磁场造成的损耗，对于计算值与实测值之间的误差通过经验系数来修正。这种方法对于已经长期制造和使用的电机而言勉强适用，对于近年来发展很快的永磁电机、高速电机和其他新结构电机，由于缺乏合适的经验系数，导致此方法难以适用。众多研究人员的成果已经证明电机的铁耗有相当一部分是由旋转磁化导致的，因此顾及旋转磁化的电机铁耗计算模型是本文的一个重要内容。 本文从铁磁材料的铁耗入手，先研究铁磁材料在交变磁化和旋转磁化方式下的计算和测量方法，目的是得到铁耗分立模型中磁滞损耗、涡流损耗和异常损耗的计算系数。本文提出并实现了数字式的25cm爱泼斯坦方圈测试系统，它可以测量在任何频率和波形电源供电下硅钢片的损耗，本文还在二维铁耗测试系统中对硅钢片在圆形旋转磁化条件下的损耗进行了测量。结果表明，在同样频率和磁密的条件下，旋转磁化下的损耗要比交变磁化下的损耗大。本文提出了基于磁密轨迹的电机铁耗计算模型，它只采用较容易获得的交变磁化损耗系数，但又能顾及到旋转磁化带来的影响。通过实际电机的计算和测试，表明轨迹法的计算结果在未经任何系数修正的情况下就具有很好的精度，适合推广使用。 软磁复合材料是一种新型的粉末金属材料，它具有涡流损耗小和易制造成具有复杂结构电机等特点。为了探索这种材料在高频领域中的应用和验证本文提出的铁耗计算模型，本文成功地设计和制造了一台采用软磁复合材料的爪极式永磁电机，由于结构复杂，本文通过三维有限元分析，对该电机的磁通、磁链、电感、转矩和铁耗等参数和性能的计算提出了计算方法。对该种电机的热分析，本文提出了热网络法和磁热耦合有限元法。由于铁耗在高速电机总损耗中占有很大比例，因此在有限元方法中，本文通过映射剖分法，使磁场和热场模型中的单元总数、大小和顺序保持完全一致，轨迹法计算得到的各单元铁耗直接耦合进热场进行计算，得到了电机准确的温度分布。本文还进行了高速电机转子的模态分析，合理地调整转子的直径、长度和轴承位置，使转子的自然共振频率远离电机的工作频率范围。本文构建了一测试平台对样机进行了发电机状态测试，并通过假转子法测量了电机铁耗，实验结果证明了本文所用方法的可行性，得到的结论对软磁复合材料的应用及爪极式电机的设计与分析都具有很好的参考价值。
上传时间： 2013-06-27
上传用户：hjshhyy
随着电力电子技术的发展，高速永磁无刷直流电机应用前景越来越广阔，有较大的研究价值，对其电磁性能进行准确的分析和设计具有重要的经济价值和理论意义。本文主要是围绕着永磁无刷直流电机，尤其是高速永磁电机的磁路、电路性能的分析、铁耗和温升的计算、优化设计、控制系统和样机制造和实验等做了大量的工作： 对电机的磁路进行分析设计：从磁路结构入手，分析了定子铁芯、转子铁芯和永磁体的各种结构优劣及其选型、选材的根据；讲述了场路结合的分析计算方法；给出了极数、槽数、绕组、转子参数、定子参数和轴承的参数确定方法。 对永磁无刷直流电机的电路进行分析：从电机磁场分析入手，根据齿磁通分析计算了电枢绕组的感应电动势；根据此电动势的波形，推导了三相六状态控制时，电动势的电路计算模型，重点推导了电动势平顶宽度小于120度电角度时的电路模型，指出换相前电流波形出现尖峰脉冲的原因，该模型考虑了电感对高速电机性能的影响；给出了基于能量摄动法计算绕组电感的方法。 高速永磁无刷直流电机内的损耗尤其是铁耗较大，根据经验系数来计算铁耗的传统方法已显得力不从心，如何准确计算高速永磁无刷直流电机内的铁耗是困扰电机工作者的一个难题，本文根据Bertotti铁耗分立计算模型，进一步推导了考虑电机内旋转磁化对铁耗的影响的铁耗计算模型，其各项损耗系数是由铁芯材料在交变磁化条件下的损耗数据通过回归计算得到。通过实际电机的计算和实验测试，表明此计算模型有较高的准确度。随着电机内损耗的增大，温升也是一个重要问题，为了了解电机内的温度分部，防止局部过热，本文建立了基于热网络法永磁无刷直流电机的温升计算模型，并对电机进行了温升计算，计算结果和实际测量基本一致。 本文确立了永磁无刷直流电机的电磁计算方法，建立了优化设计的数学模型，编制了程序，用遗传算法成功地对高速永磁无刷直流电机的效率进行了优化，给出了优化算例，并做出样机，通过对优化前后的方案做出样机并进行比较实验，优化后测量损耗有了较大的减小。 对永磁无刷直流电机控制系统中的几个关键问题进行了研究：位置检测技术、三相逆变电路中的功率管压降和控制系统换相角问题，它们都对电机的性能有很大的影响。本文着重分析了霍尔位置传感器原理、选型及在电机中的安装应用；功率管压降对起动电流、功率的影响问题；控制系统提前或滞后换相对电机电流，输出性能的影响，提出适当提前换相有利于电机出力。 做出永磁无刷直流电机样机并进行实验研究，主要包括高速永磁无刷直流电机、内置式永磁无刷直流电机、高压永磁无刷直流电机的设计、性能分析、样机制作、实验分析等。建构了对样机进行发电机测试、电动机测试、损耗测量的实验平台，通过在测试时使用假转子的方法成功分离出了电机铁耗和机械损耗，实验测量结果和计算结果基本一致。 总之，通过对永磁无刷直流电机的磁路、电路及性能特性的分析研究，建立了一套永磁无刷直流电机的设计理论和分析方法，并通过样机的制造和实验，进一步的验证了这些理论和方法的准确性，这对永磁无刷直流电机的设计和应用有很好的参考价值。
上传时间： 2013-04-24
上传用户：阿四AIR
本文研究的课题主要是基于ARM平台和GSM短消息之上的远程电机数据采集和实时监控。应用背景是城市污水泵站的无线监测和控制系统的实现需求，该系统采用分布式控制技术和无线通讯的方式，统一调配全市污雨水的排放，汛期社会效益非常突出。但是采用专用无线通讯设备，专用性很强且价格较为昂贵，无法实现高速联接，不易于更新换代。 对于众多城市的雨污水泵站控制系统，本文提出的低成本的智能控制系统和GSM短消息相结合的技术非常实用。它可以有效地减轻工作人员的劳动强度，降低企业的生产成本。同时，GSM网络所具有的强大功能，人们可以期待高度开放、使用灵活方便、功能强大的低成本智能控制系统的出现，特别是在旧有泵站的技术改造中。 在本文中主要就这一技术的几个关键部分比如被控电机的数据采集和监控信息的短消息编解码传输做了深入探讨。对GSM短消息协议的研究和编解码传输的实现是本文研究的难点和重点。GSM短消息协议是一个很复杂的通信协议，要想掌握它还必须理解GSM系统协议的相关部分，这就要求研究者必须有比较深厚的通信技术知识。
上传时间： 2013-06-19
上传用户：gonuiln
矩阵运算是描述许多工程问题中不可缺少的数学关系，矩阵运算具有执行效率好、速度快、集成度高等优点，并且随着动态可配置技术的发展，灵活性也有了很大的提高。因此，寻找矩阵运算的高速实现方法是具有很大的现实意义，能够为高速运算应用提供技术支持。 为了提高研究成果的实用性与商用性，本文主要针对某种体积小、运算速度和性能要求很高的特殊场合设计并实现基于FPGA的矩阵运算功能。通过系统地研究FPGA功能结构、设计原理、DSP接口、IEEE-754标准，深入学习浮点数及矩阵的基础运算以及硬件编程语言等内容，根据矩阵运算的特点和原理，讨论了硬件设计方面重点对具体核心器件结构、特点以及有关FPGA的设计流程和控制器Verilog HDL硬件编程语言代码方面内容，确定了基于FPGA浮点运算及矩阵运算单元的Verilog HDL设计方法，在Quartus II平台上对其仿真、记录运算结果，并对采集到的数据结果进行了深入分析与总结。 本设计通过几种矩阵算法利用FPGA和MATLAB分别进行了实现测试，验证了设计结果的正确性，证明了本设计中矩阵运算速率的实用性与高效性，提高了系统资源利用率和系统可靠性，为今后在工程、军事、通讯等生产生活各个领域应用打下良好基础。
上传时间： 2013-07-07
上传用户：xuanjie
随着信息时代的到来，用户对数据保护和传输可靠性的要求也在不断提高。由于信道衰落，信号经信道传输后，到达接收端不可避免地会受到干扰而出现信号失真。因此需要采用差错控制技术来检测和纠正由信道失真引起的信息传输错误。RS（Reed—Solomon）码是差错控制领域中一类重要的线性分组码，由于它编解码结构相对固定，性能强，不但可以纠正随机差错，而且对突发错误的纠错能力也很强，被广泛应用在数字通信、数据存储系统中，以满足对数据传输通道可靠性的要求。因此设计一款高性能的RS编解码器不但具有很大的应用意义，而且具有相当大的经济价值。 本文首先介绍了线形分组码及其子码循环码、BCH码的基础理论知识，重点介绍了BCH码的重要分支RS码的常用编解码算法。由于其算法在有限域上进行，接着介绍了有限域的有关理论。基于RS码传统的单倍结构，本文提出了一种八倍并行编码及九倍并行解码方案，并用Verilog HDL语言实现。其中编码器基于传统的线性反馈移位寄存器除法电路并进行八倍并行扩展，译码器关键方程求解模块基于修正的欧几里德算法设计了一种便于硬件实现的脉动关键方程求解结构，其他模块均采用九倍并行实现。由于进行了超前运算、流水线及并行处理，使编解码的数据吞吐量大为提高，同时延时更小。 本论文设计了C++仿真平台，并与HDL代码结果进行了对比验证。Verilog HDL代码经过modelsim仿真验证，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上进行综合验证以及静态时序分析，综合软件为QUATURSⅡ V8．0。验证及测试表明，本设计在满足编解码基本功能的基础上，能够实现数据的高吞吐量和低延时传输，达到性能指标要求。本论文在基于FPGA的RS（255，223）编解码器的高速并行实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：思琦琦
随着现代DSP、FPGA等数字芯片的信号处理能力不断提高，基于软件无线电技术的现代通信与信息处理系统也得到了更为广泛的应用。软件无线电的基本思想是以一个通用、标准、模块化的硬件系统作为其应用平台，把尽可能多的无线及个人通信和信号处理的功能用软件来实现，从而将无线通信新系统、新产品的开发逐步转移到软件上来。另一方面，现代信号处理系统对数据的处理速度、处理精度和动态范围的要求也越来越高，需要每秒完成几千万到几百亿次运算。因此研制具备高速实时信号处理能力的通用硬件平台越来越受到业界的重视。 @@ 目前的高速实时信号处理系统一般均采用DSP+FPGA的架构，其中DSP主要负责完成系统通信和基带信号处理算法，而FPGA主要完成信号预处理等前端算法，并提供系统常用的各种外部接口逻辑。本文的主要工作就在于完成通用型高速实时信号处理系统的FPGA软件设计。 @@ 本文提出了一种基于多DSP与FPGA的通用高速实时信号处理系统的架构。综合考虑各方面因素，作者选择使用两片ADSP-TS201浮点DSP以混合耦合模型构成系统信号处理核心；以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系统所需的各种接口，包括与ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外设接口。此外，作者还选择了ADSP-BF533定点DSP加入系统当中以扩展系统音视频信号处理能力，体现系统的通用性。 @@ 基于FPGA的嵌入式系统设计正逐渐成为现代FPGA应用的一个热点。结合课题需要，作者以Xilinx公司的MicroBlze软核处理器为核心在Virtex-5片内设计了一个嵌入式系统，完成了对CF卡、DDR2 SDRAM存储器的读写控制，并利用片内集成的三态以太网MAC硬核模块，实现了系统与上位PC机之间的以太网通信链路。此外，为扩展系统功能，适应未来可能的软件升级，进一步提高系统的通用性，还将嵌入式实时操作系统μC/OS-II移植到MicroBlaze处理器上。 @@ 最后，作者介绍了基于Xilinx RocketIO GTP收发器的高速串行传输设计的关键技术和基本的设计方法，充分体现了目前高速实时信号处理系统的发展要求和趋势。 @@关键词：高速实时信号处理；FPGA；Virtex-5；嵌入式系统；MicroBlaze
上传时间： 2013-05-17
上传用户：wangchong
数据采集是信号与信息系统中一个重要的组成部分，也是数字信号处理的关键环节。本论文主要介绍一种基于FPGA的数据采集系统，提出一种由高速A/D转换芯片、高性能FPGA和PCI总线接口组成的数据采集系统方案及其的硬件电路实现方法。该系统利用AD器件对信号进行放大、差分转换和模数转换，利用FPGA设计内部模块和时钟信号来进行电路控制及实现数据缓存、数据传递等功能，最后通过PCI逻辑接口把暂存在FPGA的数据传送到PC主机。FPGA作为采集系统的核心部件，完成了内部数字电路设计，使系统具有很高的可适应性、可扩展性和可调试性。 本论文从研究数据采集的理论出发，重点研究了A/D模数转换、FPGA芯片设计及PCI总结接口设计，完成了系统的各级电路硬件设计，并通过系统仿真验证了系统的可行性。
上传时间： 2013-04-24
上传用户：小杨高1
现代社会信息量爆炸式增长，由于网络、多媒体等新技术的发展，用户对带宽和速度的需求快速增加。并行传输技术由于时钟抖动和偏移，以及PCB布线的困难，使得传输速率的进一步提升面临设计的极限；而高速串行通信技术凭借其带宽大、抗干扰性强和接口简单等优势，正迅速取代传统的并行技术，成为业界的主流。 本论文针对目前比较流行并且有很大发展潜力的两种高速串行接口电路——高速链路口和Rocket I/O进行研究，并以Xilinx公司最新款的Virtex-5 FPGA为研究平台进行仿真设计。本论文的主要工作是以某低成本相控阵雷达信号处理机为设计平台，在其中的一块信号处理板上，进行了基于LVDS(Low VoltageDifferential Signal)技术的高速LinkPort(链路口)设计和基于CML(Current ModeLogic)技术的Rocket I/O高速串行接口设计。首先在FPGA的软件中进行程序设计和功能、时序的仿真，当仿真验证通过之后，重点是在硬件平台上进行调试。硬件调试验证的方法是将DSP TS201的链路口功能与在FPGA中的模拟高速链路口相连接，进行数据的互相传送，接收和发送的数据相同，证明了高速链路口设计的正确性。并且在硬件调试时对Rocket IO GTP收发器进行回环设计，经过回环之后接收到的数据与发送的数据相同，证明了Rocket I/O高速串行接口设计的正确性。
上传时间： 2013-04-24
上传用户：恋天使569
本论文设计了一种基于FPGA的高速FIR数字滤波器,滤波器实现低通滤波,截止频率为1MHz,通带波纹小于1 dB,阻带最大衰减为-40 dB,输入输出数据为8位二进制,采样频率为10MHz。 论文首先简要介绍了数字滤波器的基本原理和线性FIR数字滤波器的性质、结构,根据滤波器的性能要求选择窗函数、确定系数,在算法上为了满足数字滤波器的要求,对系数放大512倍并取整,并用Matlab对数字滤波器原理进行了证明。同时简述了EDA技术和FPGA设计流程。 其次,论文说明了FIR数字滤波器模块的划分,并用Verilog语言在Modelsim环境下进行了功能测试。对于数字滤波器系数中的-1,-2,4这些简单的系数乘法直接进行移位和取反,可以极大的节省资源和优化设计。而对普通系数乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速实现了乘积的运算；另外,在本设计进行部分积累加时,采用舍取冗余位,主要是根据设计时已对系数进行了放大,而输出时又要将结果相应的缩小,所以在累加时,提前对部分积缩小,从而减少了运算量,从时间和资源上都得到了优化。 论文的最后分别用Modelsim和Quartus II进行了FIR数字滤波器的前仿真和后仿真,将仿真的结果和Matlab中原理验证时得到的理想值进行了比较,并对所产生的误差进行了分析。仿真结果表明：本16阶FIR数字滤波器设计能够实现截止频率为1MHz的低通滤波,并且工作频率可达150MHz以上。
上传时间： 2013-05-24
上传用户：qiaoyue
目前，数字信号处理广泛应用于通信、雷达、声纳、语音与图像处理等领域，信号处理算法理论己趋于成熟，但其具体硬件实现方法却值得探讨。FPGA是近年来广泛应用的超大规模、超高速的可编程逻辑器件，由于其具有高集成度、高速、可编程等优点，大大推动了数字系统设计的单片化、自动化，缩短了单片数字系统的设计周期、提高了设计的灵活性和可靠性，在超高速信号处理和实时测控方面有非常广泛的应用。本文对FPGA的数据采集与处理技术进行研究，基于FPGA在数据采样控制和信号处理方面的高性能和单片系统发展的新热点，把FPGA作为整个数据采集与处理系统的控制核心。主要研究内容如下： FPGA的单片系统研究。针对数据采集与处理，对FPGA进行选型，设计了基于FPGA的单片系统的结构。把整个控制系统分为三个部分：多通道采样控制模块，数据处理模块，存储控制模块。 多通道采样控制模块的设计。利用4片AD7506和一片AD7862对64路模拟量进行周期采样，分别设计了通道选择控制模块和A/D转换控制模块，并进行了仿真，完成了基于FPGA的多通道采样控制。 数据处理模块的设计。FFT算法在数字信号处理中占有重要的地位，因此本文研究了FFT的硬件实现结构，提出了用FPGA实现FFT的一种设计思想，给出了总体实现框图。分别设计了旋转因子复数乘法器，碟形运算单元，存储器，控制器，并分别进行了仿真。重点设计实现了FFT算法中的蝶形处理单元，采用了一种高效乘法器算法设计实现了蝶形处理单元中的旋转因子乘法器，从而提高了蝶形处理器的运算速度，降低了运算复杂度。理论分析和仿真结果表明，状态机控制器成功地对各个模块进行了有序、协调的控制。 存储控制模块的设计。利用闪存芯片K9K1G08UOA对采集处理后的数据进行存储，设计了FPGA与闪存的硬件连接，设计了存储控制模块。 本文对FFT算法的硬件实现进行了研究，结合单片系统的特点，把整个系统分为多通道采样控制模块，数据处理模块，存储控制模块进行设计和仿真。设计采用VHDL编写程序的源代码。仿真测试结果表明，此FPGA单片系统可完成对实时信号的高速采集与处理。
上传时间： 2013-04-24
上传用户：362279997
