verilog编写的异步fifo源代码
verilog编写的异步fifo源代码,asyn_fifo.v为顶层,调用其他四个文件...
verilog编写的异步fifo源代码,asyn_fifo.v为顶层,调用其他四个文件...
FPGA(Field-Programmable Gate Array)基于FPGA的异步FIFO硬件实现...
异步FIFO模块: module asynfifo(rst,iclk,oclk,din,wren,rden,dout,full,empty) 异步FIFO的tenchbench: module tb_asynfifo...
异步FIFO设计的说明文档,需要注意的问题以及源码(在文中有)。是标准的异步FIFO,可综合。...
异步FIFO设计的说明文档,需要注意的问题以及源码(在文中有)。是标准的异步FIFO,可综合。...