📚 高速异步FIFO技术资料

📦 资源总数:3508
💻 源代码:12534

🔥 高速异步FIFO热门资料

查看全部3508个资源 »

减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能,可以进行自增和自减计数,其计数周期为2^N(N为二进制位数)。 二、设计原理 输入/输出说明: d:异步置数数据输入; q:当前计数器数据输出; clock:时钟脉冲; count_en:计数器...

📅 👤 zycidjl

💻 高速异步FIFO源代码

查看更多 »
📂 高速异步FIFO资料分类