用HDPLD实现的高速并行乘法器
用HDPLD实现的高速并行乘法器,其输入为两个带符号位的4位二进制数...
用HDPLD实现的高速并行乘法器,其输入为两个带符号位的4位二进制数...
用verilog编写的高速8路并行dds模块,用于与高速da(1ghz或以上)接口产生任意频率正弦波,模块已经经过工程验证,用于产品中。...
载波同步是解调系统中的关键技术,本文针对320Mbps 全数字并行解调系统中的载波同步算法进行研究。文中对比传统解调系统,对全数字系统的中频采样、并行化结构进行了介绍,并针对载波同步技术的并行...
·摘 要:针对离散小波变换的高速实现问题,本文提出了一种提升小波变换的并行处理方法与可伸缩性结构设计。该方法根据提升小波变换的同一阶提升运算具有的独立性,采用在单时钟周期同时对多个输入数据进行相同阶提升运算的并行处理技术,有效提高系统的数据处理能力。具体给出了一种新的一维(5,3)小波变换的高速实现...
本源码是高速并行乘法器的设计源码,开发软件为MAX+PLUS.输入为两个带符号的二进制数...