高速串行IO技术资料下载专区，收录500份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高...
WarpLink Quad is a high-speed, full-duplex, serial data interface that can be used to transmit data
This application note shows how to achieve low-cost, efficient serial configuration for Spartan FPGA designs. The approa...
This application note shows how to achieve low-cost, efficient serial configuration for Spartan FPGA designs. The approa...
用verilog编写的高速8路并行dds模块，用于与高速da(1ghz或以上)接口产生任意频率正弦波，模块已经经过工程验证，用于产品中。
在模拟和混合信号系统应用中，电压电平偏移是常见的。 虽然几种技术实现电平转换（例如，HVIC处理，分立电路，专用电平转换IC），但是CMOS隔离技术的最新进展能够实现对于广泛的电平转换应用的理想的快速，可靠和高度集成的IC。 本应用笔记讨论...