为了LED点阵显示屏显示的信息可以方便更新，提出了一种基于P89V51RD2单片机LED显示屏的的设计方案，并完成了系统的软硬件设计。该系统的硬件部分主要有单片机、移位寄存器、译码器以及数据存储器等部分组成；软件有两部分：上位机部分，用VB编程来实现汉字字模的提取；下位机部分，由单片机控制移位寄存器以及译码器，来实现LED显示。实际应用表明，该系统具有工作稳定、字符清晰、亮度适中等特点。
上传时间： 2013-12-14
上传用户：邶刖
目 录 ADI处理器简介 ADI嵌入式处理器产品系列2 市场和应用. 3 技术短训班与大学计划 . 4 在线培训 可视化学习与开发. 5 开发工具 CROSSCORE开发工具 . . 7 VisualDSP++集成开发环境 8 扩展的开发工具产品 . 12 CROSSCORE 开发工具选型表 13 Blackfin和SHARC处理器的软件模块 . 14 其它支持 第三方开发计划. . 16 平台与参考设计 . 16 EngineerZone 16 基准. . 17 产品介绍和选型表 Blackfin处理器家族 . . 20 Blackfin处理器家族选型表 . . 22 ADSP-BF504/ADSP-BF504F/ADSP-BF506F . 26 ADSP-BF512/ADSP-BF514/ADSP-BF516/ADSP-BF518 . . 28 ADSP-BF522/ADSP-BF523/ADSP-BF524/ADSP-BF525/ ADSP-BF526/ADSP-BF527 . . 30 ADSP-BF542/ADSP-BF544/ADSP-BF547/ADSP-BF548/ ADSP-BF549 32 ADSP-BF538/ADSP-BF538F . 34 ADSP-BF536/ADSP-BF537 . . 35 ADSP-BF534 37 ADSP-BF561 38 ADSP-BF531/ADSP-BF532 . . 39 ADSP-BF533 41 ADSP-BF535 43 SHARC处理器家族 44 SHARC处理器家族选型表 46 ADSP-21483/ADSP-21486/ADSP-21487/ADSP-21488/ ADSP-21489 48 ADSP-21478/ADSP-21479 . . 50 ADSP-21467/ADSP-21469 . . 52 ADSP-21371/ADSP-21375 . . 54 ADSP-21367/ADSP-21368/ADSP-21369 55 ADSP-21366 57 ADSP-21363/ADSP-21364 . . 58 ADSP-21266 59 ADSP-21262 60 ADSP-21261 61 ADSP-21161N . . 62 ADSP-21160 63 ADSP-21065L . . 64 SigmaDSP音频处理器 66 SigmaStudio. 66 SigmaDSP产品选型表 . 67 AD1940/AD1941 68 ADAU1401A . 69 ADAU1442/ADAU1445/ADAU1446 . . 70 ADAU1701/ADAU1702 . . 72 ADAU1761 . . 73 ADAU1781 . . 74 SigmaStudio. 75 SigmaDSP评估板 . . 76 TigerSHARC处理器家族 . . 77 TigerSHARC处理器家族选型表 . . 77 ADSP-TS203 78 ADSP-TS202 79 ADSP-TS201 80 ADSP-TS101 81 ADI补充处理器指南 监控器件与数字信号处理器 82 电源管理与数字信号处理器 84 低功耗立体声音频编解码器 86 单声道低功耗D类音频放大器 . . 86 立体声低功耗D类音频放大器 . . 86 多通道编解码器. . 87
上传时间： 2013-11-05
上传用户：金苑科技
在单片机应用系统中，有时需要采集大量的开关信号，由于信号多且接入方式不同，使得电路较复杂，占用了单片机大量资源，数据采集软件的开发量也较大。笔者用纯数字电路设计了一个特别适合于远程大数据量采集的电路（最大可采集１０２４个开关量，附图所示电路可采集１９２个开关量）。 电路由双二进制加法计数器ＣＤ４５２０、译码器７４ＬＳ１３８、缓冲驱动器７４ＬＳ２４４等组成。ＮＥ５５５产生的脉冲加到计数器Ｄ１的ＣＰ１端，由于Ｄ１的Ｑ４同时也接Ｄ１的ＥＮ２，所以Ｄ１的双计数器构成级联计数电路，其输出Ｑ２～Ｑ７作为开关输入量的地址送Ｄ５的输入端。Ｑ１作为片选信号接Ｄ５，Ｑ５～Ｑ７接Ｄ２输入端，为Ｄ３、Ｄ４等译码器提供片选信号，而Ｑ２～Ｑ４接Ｄ３、Ｄ４等译码器的输入端，译码器的输出作为Ｄ７、Ｄ８等的片选信号。Ｄ７、Ｄ８等的输入接采样的开关信号（图中开关接通表示输入为低位），其输出接Ｄ６输入端。当Ｄ６片选有效时（Ｑ１为低电位），输出的数据地址线上为开关量信号。当Ｄ５片选有效时（Ｑ１为高电位）输出的数据地址线上为开关量信号的地址。８条数据地址线可直接接单片机Ｐ１口或通过７４ＬＳ２４５接单片机总线，１条数据地址选择线也可直接接单片机Ｐ２或Ｐ３口。
上传时间： 2013-10-14
上传用户：tonyshao
基于硬件集实现了8路彩灯控制，应用555定时器设计了频率为1 Hz的时钟电路，为系统提供时钟信号；将74LS161设计成16进制电路，利用其输出的低三位QCQBQA生成自动加1，循环变化的地址信号，为译码器提供3位地址输入；将74LS138设计成8路时分电子开关，控制8路彩灯轮流通断。基于Multisim对设计电路仿真，仿真结果证明了设计电路功能与理论分析的一致性，对电路的仿真波形表明，系统彩灯循环周期为8 s，每灯持续点亮时间为1 s。
上传时间： 2013-11-16
上传用户：二十八号
NXP半导体（原Philips半导体）于20多年前发明了一种简单的双向二线制串行通信总线，这个总线被称为Inter-IC或者I2C总线。目前I2C总线已经成为业界嵌入式应用的标准解决方案，被广泛地应用在各式各样基于微控器的专业、消费与电信产品中，作为控制、诊断与电源管理总线。多个符合I2C总线标准的器件都可以通过同一条I2C总线进行通信，而不需要额外的地址译码器。
上传时间： 2014-12-27
上传用户：ifree2016
一、DVCC-51NET实验仪系统部分原理系统部分原理图如下图所示,系统部分由CPU8XC51、上电复位电路、低位地址锁存器74LS373、地址译码器74LS138、仿真插座、全部总线(P0口作数据总线D0～D7、经74LS373锁存输出的低位地址线A0～A7、P1口、P2口作高位地址总线A8～A15、P3口)引出插孔、用户晶振插座等组成。CPU8X51位置在仿真调试用户实验程序时，用于接入小仿真器；对调试好的实验程序，可以由专用编程器写入CPU8X51芯片后直接插入该位置，即可独立运行用户实验程序。
上传时间： 2014-12-27
上传用户：alex wang
Cx51 编译器用户手册 中文完整版 本手册讲述对8051 的目标环境如何使用Cx51 优化C 编译器编译C 程序Cx51 编译器包可以用在所有的8051 系列处理器上可以在WINDOWS 32 位命令行中执行本手册假定你熟悉WINDOWS 操作系统知道如何编程8051 处理器并会用C 语言编程注意本手册用条件窗口来指明32 位WINDOWS 版本是WINDOWS95 WINDOWS98 WINDOWSME WINDOWS NT WINDOWS 2000 或WINDWOS XP如果你对C 编程有问题或者你想知道C 语言编程的更多信息可参考16 页的关于C语言的书手册中讨论的许多例子和描述是从WINDOWS 命令提示符下调用的这对在一个集成环境如μVision2 中运行Cx51 的情况是不适用的本手册中的例子是通用的可以应用到所有编程环境
上传时间： 2013-10-28
上传用户：gundamwzc
本实验要求设计一个简易的频率计，实现对标准的方波信号进行频率测量，并把测量的结果送到8 位的数码管显示，所要求测量范围是1Hz~99999999Hz。整个设计的基本原理就是对1 秒钟之内输入的方波进行计数，把所得数据保存在计数器里，经过译码器处理之后，然后送往数码管显示。这里采用的方案是在采样时钟的上升沿开始计数，然后在下一个上升沿把计数器里的数据送往数码管，并且把计数器清零，让其重新计数。整个方案的实现主要分为四个模块：时钟分频(clk_div)模块、计数器模块(counter)、译码器模块(seg8)、扫描输出(saomiao)模块。
上传时间： 2013-11-08
上传用户：kaixinxin196
KEIL C51 Vision2 中文入门教程 本手册讲述对8051 的目标环境如何使用Cx51 优化C 编译器编译C 程序Cx51 编译器包可以用在所有的8051 系列处理器上可以在WINDOWS 32 位命令行中执行本手册假定你熟悉WINDOWS 操作系统知道如何编程8051 处理器并会用C 语言编程注意本手册用条件窗口来指明32 位WINDOWS 版本是WINDOWS95 WINDOWS98 WINDOWSME WINDOWS NT WINDOWS 2000 或WINDWOS XP如果你对C 编程有问题或者你想知道C 语言编程的更多信息可参考16 页的关于C语言的书手册中讨论的许多例子和描述是从WINDOWS 命令提示符下调用的这对在一个集成环境如μVision2 中运行Cx51 的情况是不适用的本手册中的例子是通用的可以应用到所有编程环境
上传时间： 2013-11-01
上传用户：asddsd
本实验要求设计一个简易的频率计，实现对标准的方波信号进行频率测量，并把测量的结果送到8 位的数码管显示，所要求测量范围是1Hz~99999999Hz。整个设计的基本原理就是对1 秒钟之内输入的方波进行计数，把所得数据保存在计数器里，经过译码器处理之后，然后送往数码管显示。这里采用的方案是在采样时钟的上升沿开始计数，然后在下一个上升沿把计数器里的数据送往数码管，并且把计数器清零，让其重新计数。整个方案的实现主要分为四个模块：时钟分频(clk_div)模块、计数器模块(counter)、译码器模块(seg8)、扫描输出(saomiao)模块
标签： 频率计设
上传时间： 2013-11-20
上传用户：avensy
