摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的 性能。尤其现代电子系统对性能的越来越高的要求, 迫使我们集中更多的注意力在更高频率、 更高精度的时钟设计上面。但随着系统时钟频率的升高。我们的系统设计将面临一系列的问 题。 1) 时钟的快速电平切换将给电路带来的串扰(Crosstalk) 和其他的噪声。 2) 高速的时钟对电路板的设计提出了更高的要求: 我们应引入传输线(T ransm ission L ine) 模型, 并在信号的匹配上有更多的考虑。 3) 在系统时钟高于100MHz 的情况下, 应使用高速芯片来达到所需的速度, 如ECL 芯 片, 但这种芯片一般功耗很大, 再加上匹配电阻增加的功耗, 使整个系统所需要的电流增大, 发 热量增多, 对系统的稳定性和集成度有不利的影响。 4) 高频时钟相应的电磁辐射(EM I) 比较严重。 所以在高速数字系统设计中对高频时钟信号的处理应格外慎重, 尽量减少电路中高频信 号的成分, 这里介绍一种很好的解决方法, 即利用时钟分相技术, 以低频的时钟实现高频的处 理。 1 时钟分相技术 我们知道, 时钟信号的一个周期按相位来分, 可以分为360°。所谓时钟分相技术, 就是把 时钟周期的多个相位都加以利用, 以达到更高的时间分辨。在通常的设计中, 我们只用到时钟 的上升沿(0 相位) , 如果把时钟的下降沿(180°相位) 也加以利用, 系统的时间分辨能力就可以 提高一倍(如图1a 所示)。同理, 将时钟分为4 个相位(0°、90°、180°和270°) , 系统的时间分辨就 可以提高为原来的4 倍(如图1b 所示)。 以前也有人尝试过用专门的延迟线或逻辑门延时来达到时钟分相的目的。用这种方法产生的相位差不够准确, 而且引起的时间偏移(Skew ) 和抖动 (J itters) 比较大, 无法实现高精度的时间分辨。 近年来半导体技术的发展, 使高质量的分相功能在一 片芯片内实现成为可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能优异的时钟 芯片。这些芯片的出现, 大大促进了时钟分相技术在实际电 路中的应用。我们在这方面作了一些尝试性的工作: 要获得 良好的时间性能, 必须确保分相时钟的Skew 和J itters 都 比较小。因此在我们的设计中, 通常用一个低频、高精度的 晶体作为时钟源, 将这个低频时钟通过一个锁相环(PLL ) , 获得一个较高频率的、比较纯净的时钟, 对这个时钟进行分相, 就可获得高稳定、低抖动的分 相时钟。 这部分电路在实际运用中获得了很好的效果。下面以应用的实例加以说明。2 应用实例 2. 1 应用在接入网中 在通讯系统中, 由于要减少传输 上的硬件开销, 一般以串行模式传输 图3 时钟分为4 个相位 数据, 与其同步的时钟信号并不传输。 但本地接收到数据时, 为了准确地获取 数据, 必须得到数据时钟, 即要获取与数 据同步的时钟信号。在接入网中, 数据传 输的结构如图2 所示。 数据以68MBös 的速率传输, 即每 个bit 占有14. 7ns 的宽度, 在每个数据 帧的开头有一个用于同步检测的头部信息。我们要找到与它同步性好的时钟信号, 一般时间 分辨应该达到1ö4 的时钟周期。即14. 7ö 4≈ 3. 7ns, 这就是说, 系统时钟频率应在300MHz 以 上, 在这种频率下, 我们必须使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型门延迟为340p s) , 如前所述, 这样对整个系统设计带来很多的困扰。 我们在这里使用锁相环和时钟分相技术, 将一个16MHz 晶振作为时钟源, 经过锁相环 89429 升频得到68MHz 的时钟, 再经过分相芯片AMCCS4405 分成4 个相位, 如图3 所示。 我们只要从4 个相位的68MHz 时钟中选择出与数据同步性最好的一个。选择的依据是: 在每个数据帧的头部(HEAD) 都有一个8bit 的KWD (KeyWord) (如图1 所示) , 我们分别用 这4 个相位的时钟去锁存数据, 如果经某个时钟锁存后的数据在这个指定位置最先检测出这 个KWD, 就认为下一相位的时钟与数据的同步性最好(相关)。 根据这个判别原理, 我们设计了图4 所示的时钟分相选择电路。 在板上通过锁相环89429 和分相芯片S4405 获得我们所要的68MHz 4 相时钟: 用这4 个 时钟分别将输入数据进行移位, 将移位的数据与KWD 作比较, 若至少有7bit 符合, 则认为检 出了KWD。将4 路相关器的结果经过优先判选控制逻辑, 即可输出同步性最好的时钟。这里, 我们运用AMCC 公司生产的 S4405 芯片, 对68MHz 的时钟进行了4 分 相, 成功地实现了同步时钟的获取, 这部分 电路目前已实际地应用在某通讯系统的接 入网中。 2. 2 高速数据采集系统中的应用 高速、高精度的模拟- 数字变换 (ADC) 一直是高速数据采集系统的关键部 分。高速的ADC 价格昂贵, 而且系统设计 难度很高。以前就有人考虑使用多个低速 图5 分相技术应用于采集系统 ADC 和时钟分相, 用以替代高速的ADC, 但由 于时钟分相电路产生的相位不准确, 时钟的 J itters 和Skew 比较大(如前述) , 容易产生较 大的孔径晃动(Aperture J itters) , 无法达到很 好的时间分辨。 现在使用时钟分相芯片, 我们可以把分相 技术应用在高速数据采集系统中: 以4 分相后 图6 分相技术提高系统的数据采集率 的80MHz 采样时钟分别作为ADC 的 转换时钟, 对模拟信号进行采样, 如图5 所示。 在每一采集通道中, 输入信号经过 缓冲、调理, 送入ADC 进行模数转换, 采集到的数据写入存储器(M EM )。各个 采集通道采集的是同一信号, 不过采样 点依次相差90°相位。通过存储器中的数 据重组, 可以使系统时钟为80MHz 的采 集系统达到320MHz 数据采集率(如图6 所示)。 3 总结 灵活地运用时钟分相技术, 可以有效地用低频时钟实现相当于高频时钟的时间性能, 并 避免了高速数字电路设计中一些问题, 降低了系统设计的难度。
上传时间： 2013-12-17
上传用户：xg262122
实验八 集成运算放大器一、实验目的1．学习集成运算放大器的使用方法。2．掌握集成运算放大器的几种基本运算方法。二、预习内容及要求集成运算放大器是具有高开环放大倍数的多级直接耦合放大电路。在它外部接上负反馈支路和一定的外围元件便可组成不同运算形式的电路。本实验只对反相比例、同相比例、反相加法和积分运算进行应用研究。1．图1是反相比例运算原理图。反相比例运算输出电压 和输入电压 的关系为：
标签： 集成运算放大器
上传时间： 2013-11-10
上传用户：zuozuo1215
第四章 信号分离电路 第四章 信号分离电路 第一节 滤波器的基本知识一、滤波器的功能和类型1、功能：滤波器是具有频率选择作用的电路或运算处理系统，具有滤除噪声和分离各种不同信号的功能。2、类型：按处理信号形式分：模拟滤波器和数字滤波器按功能分：低通、高通、带通、带阻按电路组成分：LC无源、RC无源、由特殊元件构成的无源滤波器、RC有源滤波器按传递函数的微分方程阶数分：一阶、二阶、高阶第一节 滤波器的基本知识 第一节 滤波器的基本知识二、模拟滤波器的传递函数与频率特性（一）模拟滤波器的传递函数模拟滤波电路的特性可由传递函数来描述。传递函数是输出与输入信号电压或电流拉氏变换之比。经分析，任意个互相隔离的线性网络级联后，总的传递函数等于各网络传递函数的乘积。这样，任何复杂的滤波网络，可由若干简单的一阶与二阶滤波电路级联构成。 第一节 滤波器的基本知识（二）模拟滤波器的频率特性模拟滤波器的传递函数H(s)表达了滤波器的输入与输出间的传递关系。若滤波器的输入信号Ui是角频率为w的单位信号，滤波器的输出Uo(jw)=H(jw)表达了在单位信号输入情况下的输出信号随频率变化的关系，称为滤波器的频率特性函数，简称频率特性。频率特性H(jw)是一个复函数，其幅值A(w)称为幅频特性，其幅角∮(w)表示输出信号的相位相对于输入信号相位的变化，称为相频特性。
上传时间： 2014-12-23
上传用户：wutong
由于电磁兼容的迫切要求，电磁干扰(EMI)抑制元件获得了广泛的应用。然而实际应用中的电磁兼容问题十分复杂，单单依靠理论知识是完全不够的，它更依赖于广大电子工程师的实际经验。为了更好地解决电子产品的电磁兼容性这一问题，还要考虑接地、 电路与PCB板设计、电缆设计、屏蔽设计等问题[1][2]。本文通过介绍磁珠的基本原理和特性来说明它在开关电源电磁兼容设计中的重要性与应用，以期为设计者在设计新产品时提供必要的参考。 2 磁珠及其工作原理 磁珠的主要原料为铁氧体，铁氧体是一种立方晶格结构的亚铁磁性材料，铁氧体材料为铁镁合金或铁镍合金，它的制造工艺和机械性能与陶瓷相似，颜色为灰黑色。电磁干扰滤波器中经常使用的一类磁芯就是铁氧体材料，许多厂商都提供专门用于电磁干扰抑制的铁氧体材料。这种材料的特点是高频损耗非常大，具有很高的导磁率，它可以使电感的线圈绕组之间在高频高阻的情况下产生的电容最小。铁氧体材料通常应用于高频情况，因为在低频时它们主要呈现电感特性，使得损耗很小。在高频情况下，它们主要呈现电抗特性并且随频率改变。实际应用中，铁氧体材料是作为射频电路的高 频衰减器使用的。实际上，铁氧体可以较好的等效于电阻以及电感的并联，低频下电阻被电感短路，高频下电感阻抗变得相当高，以至于电流全部通过电阻。铁氧体是一个消耗装置，高频能量在上面转化为热能，这是由它的电阻特性决定的。 对于抑制电磁干扰用的铁氧体，最重要的性能参数为磁导率和饱和磁通密度。磁导率可以表示为复数，实数部分构成电感，虚数部分代表损耗，随着频率的增加而增加。因此它的等效电路为由电感L和电阻R组成的串联电路，如图1所示，电感L和电阻R都是频率的函数。当导线穿过这种铁氧体磁芯时，所构成的电感阻抗在形式上是随着频率的升高而增加，但是在不同频率时其机理是完全不同的。
标签：
上传时间： 2013-11-19
上传用户：yyyyyyyyyy
德州仪器(TI)通过多种不同的处理工艺提供了宽范围的运算放大器产品，其类型包括了高精度、微功耗、低电压、高电压、高速以及轨至轨。TI还开发了业界最大的低功耗及低电压运算放大器产品选集，其设计特性可满足宽范围的多种应用。为使您的选择流程更为轻松，我们提供了一个交互式的在线运算放大器参数搜索引擎——amplifier.ti.com/search，可供您链接至各种不同规格的运算放大器。设计考虑因素为某项应用选择最佳的运算放大器所要考虑的因素涉及到多个相关联的需求。为此，设计人员必须经常权衡彼此矛盾的尺寸、成本、性能等指标因素。即使是资历最老的工程师也可能会为此而苦恼，但您大可不必如此。紧记以下的几点，您将会发现选择范围将很快的缩小至可掌控的少数几个。电源电压(VS)——选择表中包括了低电压（最小值低于2.7V）及宽电压范围（最小值高于5V）的部分。其余运放的选择类型（例如精密），可通过快速查验供电范围栏来适当选择。当采用单电源供电时，应用可能需要具有轨至轨(rail-to-rail)性能，并考虑精度相关的参数。精度——主要与输入偏移电压(VOS)相关，并分别考虑随温度漂移、电源抑制比(PSRR)以及共模抑制比(CMRR)的变化。精密(precision)一般用于描述具有低输入偏置电压及低输入偏置电压温度漂移的运算放大器。微小信号需要高精度的运算放大器，例如热电偶及其它低电平的传感器。高增益或多级电路则有可能需求低偏置电压。
上传时间： 2013-11-25
上传用户：1966649934
pcb阻抗设计必备
上传时间： 2013-11-23
上传用户：my_cc
pcb阻抗
上传时间： 2013-11-10
上传用户：thuyenvinh
解决中文输入的困扰
上传时间： 2014-12-24
上传用户：talenthn
EDA （Electronic Design Automation）即“电子设计自动化”，是指以计算机为工作平台，以EDA软件为开发环境，以硬件描述语言为设计语言，以可编程器件PLD为实验载体(包括CPLD、FPGA、EPLD等)，以集成电路芯片为目标器件的电子产品自动化设计过程。“工欲善其事，必先利其器”，因此，EDA工具在电子系统设计中所占的份量越来越高。下面就介绍一些目前较为流行的EDA工具软件。 PLD 及IC设计开发领域的EDA工具，一般至少要包含仿真器（Simulator）、综合器（Synthesizer）和配置器（Place and Routing, P&R）等几个特殊的软件包中的一个或多个，因此这一领域的EDA工具就不包括Protel、PSpice、Ewb等原理图和PCB板设计及电路仿真软件。目前流行的EDA工具软件有两种分类方法：一种是按公司类别进行分类，另一种是按功能进行划分。 若按公司类别分，大体可分两类：一类是EDA 专业软件公司，业内最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一类是PLD器件厂商为了销售其产品而开发的EDA工具，较著名的公司有Altera、Xilinx、lattice等。前者独立于半导体器件厂商，具有良好的标准化和兼容性，适合于学术研究单位使用，但系统复杂、难于掌握且价格昂贵；后者能针对自己器件的工艺特点作出优化设计，提高资源利用率，降低功耗，改善性能，比较适合产品开发单位使用。 若按功能分，大体可以分为以下三类。 (1) 集成的PLD/FPGA开发环境 由半导体公司提供，基本上可以完成从设计输入（原理图或HDL）→仿真→综合→布线→下载到器件等囊括所有PLD开发流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其优势是功能全集成化，可以加快动态调试，缩短开发周期；缺点是在综合和仿真环节与专业的软件相比，都不是非常优秀的。 (2) 综合类 这类软件的功能是对设计输入进行逻辑分析、综合和优化，将硬件描述语句（通常是系统级的行为描述语句）翻译成最基本的与或非门的连接关系（网表），导出给PLD/FPGA厂家的软件进行布局和布线。为了优化结果，在进行较复杂的设计时，基本上都使用这些专业的逻辑综合软件，而不采用厂家提供的集成PLD/FPGA开发工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真类 这类软件的功能是对设计进行模拟仿真，包括布局布线（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了门延时、线延时等的“时序仿真”（也叫“后仿真”）。复杂一些的设计，一般需要使用这些专业的仿真软件。因为同样的设计输入，专业软件的仿真速度比集成环境的速度快得多。此类软件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介绍了一些具代表性的EDA 工具软件。它们在性能上各有所长，有的综合优化能力突出，有的仿真模拟功能强，好在多数工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成开发工具，就支持多种第三方的EDA软件，用户可以在QuartusII软件中通过设置直接调用Modelsim和 Synplify进行仿真和综合。 如果设计的硬件系统不是很大，对综合和仿真的要求不是很高，那么可以在一个集成的开发环境中完成整个设计流程。如果要进行复杂系统的设计，则常规的方法是多种EDA工具协调工作，集各家之所长来完成设计流程。
上传时间： 2013-11-19
上传用户：wxqman
阻抗减少软件
上传时间： 2013-10-12
上传用户：daguogai
