基于FPGA的多路高速串并转换器设计
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高...
高效转换技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高...
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高...
·Σ 一△模数转换器可实现高分辨率模数转换,而且价格低,使用方便,因而近年来应用广泛。在简单介绍了ADS1256的结构特点和工作原理的基础上,阐明如何应用该器件以及应用过程中需要注意的问题,为ADS1256或类似器件的使用者提供参考。
·Σ 一△模数转换器可实现高分辨率模数转换,而且价格低,使用方便,因而近年来应用广泛。在简单介绍了ADS1256的结构特点和工作原理的基础上,阐明如何应用该器件以及应用过程中需要注意的问题,为ADS1256或类似器件的使用者提供参考。
·摘要: 大多数的高速模数转换器不能够直接和DSP相连.一个比较好的解决办法是使用FIFO作为输入缓冲.FIFO可以通过C6000系列的外部存储器接口(EMIF)与TMS320C6000系列DSP相连,DSP通过脉冲触发模式从F...