采用状态机和消息机制的串口接收程序
上传时间： 2013-04-24
上传用户：huangping588
随着多媒体技术的发展，数字图像处理已经成为众多应用系统的核心和基础。它的发展主要依赖于两个性质不同、自成体系但又紧密相关的研究领域：图像处理算法及其相应的电路实现。图像处理系统的硬件实现—般有三种方式：专用的图像处理器件集成芯片(Application Specific Integrated Circuit)、数字信号处理器(Digital Signal Process)和现场可编程门阵列(Field Programmable Gate Array)以及相关电路组成。它们可以实时高速完成各种图像处理算法。图像处理中，低层的图像预处理的数据量很大，要求处理速度快，但运算结果相对比较简单。相对于其他两种方式，基于FPGA的图像处理方式的系统更适合于图像的预处理。本文设计了—种基于FPGA的小波域图像去噪系统。首先，阐述了基于小波变换的图像去噪算法原理，重点讨论了小波邻域阈值(NeighShrink)去噪算法，并给出了该算法相应的Matlab 仿真；然后，为了改进邻域阈值去噪算法中对每个分解子带都采用相同邻域和阈值的缺点，本文提出了基于最小二乘支持向量机(LS-SVM)分类的邻域阈值去噪算法和以斯坦无偏估计 (SURE)为准则同时结合小波系数尺度间关系的邻域阈值去噪算法。经Matlab实验表明，相比于其他几种经典算法，本文提出的两种改进算法在滤除噪声的同时能更好地保护图像细节，并在较高噪声情况下能获得更高的峰值信噪比。在此基础上本文将提出的改进小波邻域阈值去噪算法进行了相应的简化，以满足低噪声处理要求且易于在FPGA上实现；最后，给出了基于 FPGA的小波邻域阈值去噪系统的总体结构和FPGA内部各功能模块的具体实现方案，包括二维离散小波变换模块、二维离散小波逆变换模块、SDRAM存储器控制模块、去噪计算模块和系统核心控制模块，并对各个系统模块和整体进行了仿真验证，结果表明本文设计的基于FPGA 的小波邻域阈值去噪系统能满足实际的图像处理要求，具有一定的理论和实际应用价值。关键词：图像处理系统，FPGA，图像去噪算法，小波变换
上传时间： 2013-05-16
上传用户：450976175
近年来，GPS技术迅速发展，并随着3G时代的到来，其应用领域日益广阔，需求量与日俱增。与此同时，随着电路系统设计越来越复杂，上市时间日益缩短，集成电路设计方法面临重大变革。因此采用新型方法学来设计GPS接收系统是必要的。 本文基于GPS原理，采用可复用的IP技术和软硬协同设计技术，设计了一种高性能的GPS SOC接收系统。论文首先分析了GPS信号解调的原理，提出了一种高性能的捕获和跟踪系统结构，详细说明了其工作流程和设计原理。其次，基于高性能总线的选取提出了整个基带系统地结构，并阐明了总线上的各个模块设计方法。采用了直接复用的测试手段和FPGA的测试平台，缩短开发周期，而且保证了对整个系统测试的覆盖率。本文所设计的系统最大特色在于易于集成到其它系统中，并且仅占用10个芯片端口，实现了IP化的设计目的。 最后本文介绍了测试过程中所采用的基于FPGA平台的仿真验证方案和测试方法，并给出了最终的测试结果，达到了对卫星信号搜索定位的目的。
上传时间： 2013-04-24
上传用户：starlet007
波束形成模块是声纳信号处理系统中的核心部分，其作用为在空域上加强来自某一方向的信号，抑制干扰，同时探测目标的方位。因此，波束形成模块的研究在水下探测器、水下武器引信等声纳系统中显得尤为重要。本文基于阵列波束形成的原理对圆阵自适应波束形成展开了比较深入的研究。 首先，本文概述了声纳波束形成的研究背景和研究现状。基于本课题所研究的主动声纳模型，分析了主动声纳信号，提出应用复基带信号进行波束形成的方案；对接收波束形成的原理和方法进行了比较详细的推导和论述。 其次，本文重点对均匀圆形阵列流形的波束形成作了详细分析和波束图函数推导，并且应用MATLAB软件进行了仿真分析。然后对LMS自适应算法进行了介绍，由对LMS算法的分析推导了DLMS算法，并对LMS算法和DLMS算法进行了分析，并将DLMS算法应用于均匀圆阵波束形成。仿真结果表明，基于FIR滤波架构的DLMS算法以牺牲部分收敛速度为代价，可获得高速并行处理能力。DLMS自适应波束形成方法能使目标方向信号加强，同时将干扰信号零陷。 最后，本文介绍了基于FPGA的并行度为2的8阵元DLMS自适应波束形成设计思路以及实现方法。系统的整体结构采用了并行处理架构，而在单个支路采用了流水线技术。并应用硬件描述(VHDL)语言在QuartusⅡ4.0环境下设计了各软件模块和功能仿真。
上传时间： 2013-04-24
上传用户：moonkoo7
数字电视按传输方式分为地面、卫星和有线三种。其中，DVB-S和DVB-C这两个全球化的卫星和有线传输方式标准，目前已作为世界统一标准被大多数国家所接受。而对于地面数字电视广播标准，经国际电讯联盟(ITU)批准的共有三个，包括欧盟的DVB-T(Digital Video Broadcasting-Terrestrial，数字视频地面广播)标准、美国的ATSC(Advanced Television System Committee，先进电视制式委员会)标准和日本的ISDB-T(Terrestrial Integrated Services DigitalBroadcasting，综合业务数字广播)标准。综合比较起来，欧洲的DVB-T标准在技术及应用实践上都更加成熟。 本论文首先介绍了DVB-T系统的主要结构，针对DVB-T标准中各模块的实现进行了阐述，并根据发射机端各个模块讨论了接收机端相关模块的算法设计。 随后，论文给出了基于Microsoft Visual Studio 2005平台实现的数字电视基带信号产生与接收的软件仿真系统的总体设计流程，重点讨论了内编解码器和内交织/解交织器的算法与实现，并在实现的多参数可选的数字电视基带信号产生与接收软件仿真平台上，重点分析了内编/解码模块在接收端Viterbi译码算法中采用硬判决、简化软判决以及不同调制方式时对DVB-T系统整体性能的影响。 最后，论文讨论了内码译码算法的实现改进，使得Viterbi译码更适合在FPGA上实现，同时针对逻辑设计进行优化以便节省硬件资源。论文重点讨论了对幸存路径信息存储译码模块的改进，比较了此模块三种不同的实现方式带来的硬件速率和资源的优劣，通过利用4块RAM对幸存路径信息的交互读写，完成了对传统回溯算法的改进，实现了加窗回溯的译码输出，同时实现了回溯长度可配置以实现系统不同的性能要求。
上传时间： 2013-08-02
上传用户：远远ssad
现场可编程门阵列(FPGA)是一种可实现多层次逻辑器件。基于SRAM的FPGA结构由逻辑单元阵列来实现所需要的逻辑函数。FPGA中，互连线资源是预先定制的，这些资源是由各种长度的可分割金属线，缓冲器和．MOS管实现的，所以相对于ASIC中互连线所占用的面积更大。为了节省芯片面积，一般都采用单个MOS晶体管来连接逻辑资源。MOS晶体管的导通电阻可以达到千欧量级，可分割金属线段的电阻相对于MOS管来说是可以忽略的，然而它和地之间的电容达到了0.1pf[1]。为了评估FPGA的性能，用HSPICE仿真模型虽可以获得非常精确的结果，但是基于此模型需要花费太多的时间。这在基于时序驱动的工艺映射和布局布线以及静态时序分析中都是不可行的。于是，非常迫切地需要一种快速而精确的模型。 FPGA中连接盒、开关盒都是由MOS管组成的。FPGA中的时延很大部分取决于互连，而MOS传输晶体管在互连中又占了很大的比重。所以对于MOS管的建模对FPGA时延估算有很大的影响意义。对于MOS管，Muhammad[15]采用导通电阻来代替MOS管，然后用。Elmore[3]时延和Rubinstein[4]时延模型估算互连时延。Elmore时延用电路的一阶矩来近似信号到达最大值50％时的时延，而Rubinstein也是通过计算电路的一阶矩估算时延的上下边界来估算电路的时延，然而他们都是用来计算RC互连时延。传输管是非线性器件，所以没有一个固定的电阻，这就造成了Elmore时延和Rubinstein时延模型的过于近似的估算，对整体评估FPGA的性能带来负面因素。 本论文提出快速而精确的现场可编程门阵列FPGA中的互连资源MOS传输管时延模型。首先从阶跃信号推导出适合50％时延的等效电阻模型，然后在斜坡输入的时候，给出斜坡输入时的时延模型，并且给出等效电容的计算方法。结果验证了我们精确的时延模型在时间上的开销少的性能。 在岛型FPGA中，单个传输管能够被用来作为互连线和互连线之间的连接，或者互连线和管脚之间的连接，如VPR把互连线和管脚作为布线资源，管脚只能单独作为输入或者输出管脚，以致于它们不是一个线网的起点就是线网的终点。而这恰恰忽略了管脚实际在物理上可以作为互连线来使用的情况(VPR认为dogleg现象本身对性能提高不多)。本论文通过对dogleg现象进行了探索，并验证了在使用SUBSET开关盒的情况下，dogleg能提高FPGA的布通率。
上传时间： 2013-07-24
上传用户：yezhihao
FPGA(Field Programmable Gate Arrays)是目前广泛使用的一种可编程器件，FPGA的出现使得ASIC(Application Specific Integrated Circuits)产品的上市周期大大缩短，并且节省了大量的开发成本。目前FPGA的功能越来越强大，满足了目前集成电路发展的新需求，但是其结构同益复杂，规模也越来越大，内部资源的种类也R益丰富，但同时也给测试带来了困难，FPGA的发展对测试的要求越来越高，对FPGA测试的研究也就显得异常重要。 本文的主要工作是提出一种开关盒布线资源的可测性设计，通过在FPGA内部加入一条移位寄存器链对开关盒进行配置编程，使得开关盒布线资源测试时间和测试成本减少了99％以上，而且所增加的芯片面积仅仅在5％左右，增加的逻辑资源对FPGA芯片的使用不会造成任何影响，这种方案采用了小规模电路进行了验证，取得了很好的结果，是一种可行的测试方案。 本文的另一工作是采用一种FPGA逻辑资源的测试算法对自主研发的FPGA芯片FDP250K的逻辑资源进行了严格、充分的测试，从FPGA最小的逻辑单元LC开始，首先得到一个LC的测试配置，再结合SLICE内部两个LC的连接关系得到一个SLICE逻辑单元的4种测试配置，并且采用阵列化的测试方案，同时测试芯片内部所有的逻辑单元，使得FPGA内部的逻辑资源得完全充分的测试，测试的故障覆盖率可达100％，测试配置由配套编程工具产生，测试取得了完满的结果。
上传时间： 2013-06-29
上传用户：Thuan
论文研究了基于Bayer格式的CCD原始图像的颜色插值算法，并将设计的改进算法应用到以FPGA为核心的图像采集前端。出于对成本和体积的考虑，一般的数字图像采集系统采用单片CCD或CMOS图像传感器，然后在感光表面覆盖一层颜色滤波阵列(CFA)，经过CFA后每个像素点只能获得物理三基色(红、绿、蓝)其中一种分量，形成马赛克图像。为了获得全彩色图像，就要利用周围像素点的值近似地计算出被滤掉的颜色分量，称这个过程为颜色插值。由于当前对图像采集系统的实时性要求越来越高，业内已经开始广泛采用FPGA来进行图像处理，充分发挥硬件并行运算的速度优势，以求在处理速度和成像质量两方面均达到满意的效果。。主要的工作内容如下: 本文首先介绍了彩色滤波阵列、图像色彩恢复和插值算法的概念，然后分析和研究了当下常用的颜色插值算法，如双线性插值算法、加权系数法等等，指出了各个算法的特点和不足；接下来针对硬件系统并行运算的特性和实时性处理的要求，结合其中两种算法的思路设计了适用于硬件的改进算法，该算法主要引入了方向标志位的概念以及平滑的边界仲裁法则来检测边界，借鉴利用梯度的三角函数关系来判断边界方向，通过简化且适用于硬件的方法计算加权系数，从而选择合适的方向进行插值。 在介绍了FPGA用于图像处理的优势后，针对FPGA的特点采用模块化结构设计，详细阐述了本文算法的软件实现过程及所使用到的关键技术；文章设计了一个以FPGA为核心的前端图像采集平台，并将改进插值算法应用到整个系统当中。详细分析了采集前端的硬件需求，讨论了核心芯片的选型和硬件平台设计中的注意事项，完成了印制电路板的制作。 文章通过MATLAB仿真得到了量化的性能评估数据，并选取几种算法在硬件平台上运行，得到了实验图片。最后结合图片的视觉效果和仿真数据对几种不同算法的效果进行了评估和比较，证明改进的算法对图像质量有所增强，取得了良好的效果。
上传时间： 2013-06-11
上传用户：it男一枚
数字信号处理是信息科学中近几十年来发展最为迅速的学科之一.目前,数字信号处理广泛应用于通信、雷达、声纳、语音与图像处理等领域.而数字信号处理算法的硬件实现一般来讲有三种方式:用于通用目的的可编程DSP芯片;用于特定目的的固定功能DSP芯片组和ASIC;可以由用户编程的FPGA芯片.随着微电子技术的发展,采用现场可编程门阵列FPGA进行数字信号处理得到了飞速发展,FPGA正在越来越多地代替ASIC和PDSP用作前端数字信号处理的运算.该文主要探讨了基于FPGA数字信号处理的实现.首先详细阐述了数字信号处理的理论基础,重点讨论了离散傅立叶变换算法原理,由于快速傅立叶变换算法在实际中得到了广泛的应用,该文给出了基-2FFT算法原理、讨论了按时间抽取FFT算法的特点.该论文对硬件描述语言的描述方法和风格做了一定的探讨,介绍了硬件描述语言的开发环境MAXPLUSII.在此基础上,该论文详细阐述了数字集成系统的高层次设计方法,讨论了数字系统设计层次的划分和数字系统的自顶向下的设计方法,探讨了数字集成系统的系统级设计和寄存器传输级设计,描述了数字集成系统的高层次综合方法.最后该文描述了数字信号处理系统结构的实现方法,指出常见的高速、实时信号处理系统的四种结构;由于FFT算法在数字信号处理中占有重要的地位,所以该文提出了用FPGA实现FFT的一种设计思想,给出了总体实现框图;重点设计实现了FFT算法中的蝶形处理单元,采用了一种高效乘法器算法设计实现了蝶形处理单元中的旋转因子乘法器,从而提高了蝶形处理器的运算速度,降低了运算复杂度.
上传时间： 2013-05-23
上传用户：Divine
基于嵌入式技术的远程监控系统可以达到动态、无死角的监控目的，可以对一些特殊环境进行远程监视和控制，且不受湿度、温度等条件的影响，广泛应用于军事、交通、智能家居、医疗监护等多个领域。可以解决传统监控系统将图像采集设备固定在一个地方而使监控范围有限，适用场合少等弊端。 本文设计了一款基于ARM和FPGA的远程监控系统。首先在对远程监控系统功能分析的基础上，设计了以ARM为主控制器和FPGA为辅助控制器的硬件电路，采用ARM芯片控制图像采集、速度采集、网络传输等干扰小的模块，采用FPGA芯片控制电机驱动、舵机驱动、电池监控等干扰大的模块，大大提高了系统的稳定性；其次设计了基于WinCE操作系统的图像采集、GPIO、PWM、外中断EINT-19的流接口驱动程序；同时设计了基于WinCE操作系统的图像采集及压缩、网络通信、车模速度采集的应用程序；FPGA内部逻辑电路采用Verilog语言完成电源监控、舵机控制、直流电机控制等功能。 本系统集图像采集和压缩、运动控制、网络传输于一体。其图像采集速度达30帧/秒，图像分辨率达640x480，JPEG压缩比达10：1，控制命令响应时间为1s，网络传输速率达10Mbps。其功能扩展容易，功耗低，体积小，抗干扰能力强，具有很好的市场前景。
上传时间： 2013-06-18
上传用户：heart520beat
