本实验要求设计一个简易的频率计，实现对标准的方波信号进行频率测量，并把测量的结果送到8 位的数码管显示，所要求测量范围是1Hz~99999999Hz。整个设计的基本原理就是对1 秒钟之内输入的方波进行计数，把所得数据保存在计数器里，经过译码器处理之后，然后送往数码管显示。这里采用的方案是在采样时钟的上升沿开始计数，然后在下一个上升沿把计数器里的数据送往数码管，并且把计数器清零，让其重新计数。整个方案的实现主要分为四个模块：时钟分频(clk_div)模块、计数器模块(counter)、译码器模块(seg8)、扫描输出(saomiao)模块。
上传时间： 2013-11-08
上传用户：kaixinxin196
利用AT89S51单片机的T0、T1的定时计数器功能，来完成对输入的信号进行频率计数，计数的频率结果通过8位动态数码管显示出来。要求能够对0－250KHZ的信号频率进行准确计数，计数误差不超过±1HZ。
上传时间： 2013-10-17
上传用户：XLHrest
本实验要求设计一个简易的频率计，实现对标准的方波信号进行频率测量，并把测量的结果送到8 位的数码管显示，所要求测量范围是1Hz~99999999Hz。整个设计的基本原理就是对1 秒钟之内输入的方波进行计数，把所得数据保存在计数器里，经过译码器处理之后，然后送往数码管显示。这里采用的方案是在采样时钟的上升沿开始计数，然后在下一个上升沿把计数器里的数据送往数码管，并且把计数器清零，让其重新计数。整个方案的实现主要分为四个模块：时钟分频(clk_div)模块、计数器模块(counter)、译码器模块(seg8)、扫描输出(saomiao)模块
标签： 频率计设
上传时间： 2013-11-19
上传用户：avensy
抽样z变换频率抽样理论:我们将先阐明：（1）z变换与DFT的关系（抽样z变换），在此基础上引出抽样z变换的概念，并进一步深入讨论频域抽样不失真条件。（2）频域抽样理论（频域抽样不失真条件）（3)频域内插公式一、z变换与DFT关系 （1）引入连续傅里叶变换引出离散傅里叶变换定义式。离散傅里叶变换看作是序列的傅里叶变换在 频 域 再 抽 样 后 的 变 换 对.在Z变换与L变换中,又可了解到序列的傅里叶 变换就是单位圆上的Z 变 换.所以对序列的傅里叶变换进行频域抽样时, 自 然可以看作是对单位圆上的 Z变换进行抽样. (2)推导Z 变 换 的 定 义 式 (正 变 换) 重 写 如 下: 取z=ejw 代 入 定 义 式, 得 到 单 位 圆 上 Z 变 换 为w是 单 位 圆 上 各 点 的 数 字 角 频 率.再 进 行 抽 样-- N 等 分.这 样w=2kπ/N, 即w值为0,2π/N,4π/N,6π/N…, 考虑到x(n)是N点有限长序列, 因而n只需0~N-1即可。将w=2kπ/N代入并改变上下限, 得 则这正是离散傅里叶变换 (DFT)正变换定义式.
上传时间： 2014-12-27
上传用户：zhaistone
摘要:以单片机89C51 为核心设计了一种频率计。在设计中应用单片机的数学运算和控制功能,实现了测量量程的自动切换,既满足测量精度的要求,又满足系统反应时间的要求。关键词:频率测量;单片机;数据处理 频率计由单片机89C51 、信号予处理电路、串行通信电路、测量数据显示电路和系统软件所组成,其中信号予处理电路包含待测信号放大、波形变换、波形整形和分频电路。系统硬件框图如图1 所示。信号予处理电路中的放大器实现对待测信号的放大,降低对待测信号的幅度要求;波形变换和波形整形电路实现把正弦波样的正负交替的信号波形变换成可被单片机接受的TTL/ CMOS 兼容信号;分频电路用于扩展单片机的频率测量范围并实现单片机频率测量和周期测量使用统一的输入信号。
上传时间： 2013-10-16
上传用户：几何公差
等精度频率计设计
上传时间： 2013-10-12
上传用户：ming52900
大家好，刚刚参加电子发烧友论坛，分享给大家一个我以前做的一个频率扫描的VHDL代码，希望大家喜欢！！！
上传时间： 2013-11-04
上传用户：alan-ee
基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C语言对MC8051 IP Core进行编程，以其作为控制核心，实现系统控制。在FPGA芯片中，利用Verilog HDL语言进行编程，设计了以MC8051 IP Core为核心的控制模块、计数模块、锁存模块和LCD显示模块等几部分，实现了频率的自动测量，测量范围为0.1Hz~50MHz，测量误差0.01%。并实现测频率、周期、占空比等功能。
上传时间： 2013-10-14
上传用户：1214209695
基于FPGA简易数字频率计设计
上传时间： 2014-12-28
上传用户：叶夜alex
为满足三维大地电磁勘探技术对多个采集站的同步需求，基于FPGA设计了一种晶振频率校准系统。系统可以调节各采集站的恒温压控晶体振荡器同步于GPS，从而使晶振能够输出高准确度和稳定度的同步信号。系统中使用FPGA设计了高分辨率的时间间隔测量单元，达到0.121 ns的测量分辨率，能对晶振分频信号与GPS秒脉冲信号的时间间隔进行高精度测量，缩短了频率校准时间。同时在FPGA内部使用PicoBlaze嵌入式软核处理器监控系统状态，并配合滑动平均滤波法对测量得到的时间间隔数据实时处理，有效地抑制了GPS秒脉冲波动对频率校准的影响。
上传时间： 2013-10-16
上传用户：xsnjzljj
