这是我们做课程设计的时候频率发生器的一些程序模块,希望对大家有用
这是我们做课程设计的时候频率发生器的一些程序模块,希望对大家有用...
这是我们做课程设计的时候频率发生器的一些程序模块,希望对大家有用...
这个是由MSP430 单片机实现控制的可以转为显示的日历系统 功能稳定...
DDR控制器的VHDL源代码.采用FPGA实现DDR接口控制器,适用于Altera的FPGA,最高频率可到100M...
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛,本例用VHDL描述了一个锁相环作为参考,源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在...
这是一个用AT89C51制作的2.4G频率计的源程序...