虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

频率分析

频率分析在数学、物理学和信号处理中是一种分解函数、波形、或者信号的频率组成,以获取频谱的方法。在密码学中,频率分析是指研究字母或者字母组合在文本中出现的频率。应用频率分析可以破解古典密码。
  • CD4046频率跟踪电路

    CD4046 频率跟踪移相 PWM 控制电路

    标签: 4046 CD 频率跟踪 电路

    上传时间: 2013-06-16

    上传用户:tccc

  • GPS信号CA码跟踪的FPGA实现

    GPS全球定位系统是美国国防部为军事目的而建立的卫星导航系统,其主要目的是解决海上、陆地和空中运载工具的导航定位问题。GPS作为新一代卫星导航系统,不仅具有全球、全天候、连续、高精度导航与定位能力,而且具有优良的抗干扰性和保密性。因此,发展全球定位系统是当今导航技术现代化的一个重要标志。在GPS接收机中,为了得到导航电文并对其进行解算,要完成复杂的信号处理过程。其中,怎样捕获到卫星信号,并对C/A码进行跟踪是研制GPS接收机的重要问题之一。本文在对GPS信号的结构进行深入的分析后,结合FPGA的特点,对算法进行设计及优化后,给出了相应的仿真。内容主要包括以下几个方面: 1.对GPS信号结构的产生原理进行了深入地分析,并对GPS信号的调制机理进行详细地阐述。 2.在GPS信号的捕获方面,采用了基于FFT频域的快速捕获的方法,即将接收到的GPS信号先利用快速傅立叶变换(FFT)变换到频域,在频域完成相应的运算后,再利用傅立叶反变换(IFFT)变换到时域。从而大大减少了计算量,加快了信号捕获的速度,提高了捕获性能。 3.在C/A码跟踪部分,本文采用了非相干延迟锁定环对C/A码进行跟踪。来自载波跟踪环路的本地载波将输入的信号变成基带信号,然后分别和本地码的三个不同相位序列进行相乘,将相乘结果进行累加,经过处理将得到码相位和当前的载波频率送到载波跟踪环路。 4.载波跟踪环,本文采用的是科斯塔斯环。载波跟踪环和码跟踪环在结构上相似,故本文只对关键的载波NCO进行了仿真。 本文的创新点主要是使用FPGA对整个GPS信号的捕获及C/A码的跟踪进行设计。此外,根据FPGA的特点,在不改变外部硬件设计的前提下,改变相应的IP核或相关的VHDL程序就可对系统进行各种优化设计,以适应不同类型的GPS接收机的不同功能。

    标签: FPGA GPS 信号

    上传时间: 2013-06-27

    上传用户:哇哇哇哇哇

  • 基于FPGA的GPS中频数字接收机

    本文进行了基于FPGA的GPS直序伪码扩频接收机的设计和数字化硬件实现。论文首先对GPS卫星导航定位系统进行了分析,并对与数字化接收机直接相关联的GPS信号中频部分结合实际系统要求进行了设计和分析,由此确定了数字化伪码捕获跟踪接收机研制的具体要求,之后完成了接收机中频数字化方案设计。同时对伪码捕获跟踪后端的载波捕获跟踪的实现方案进行了描述和分析。最后利用EDA工具在FPGA芯片上实现了GPS数字化接收机的伪码捕获跟踪。 受工作环境的制约,GPS卫星接收机系统首先表现为功率受限系统,接收机必须满足在低信噪比条件下工作。同时接收机与卫星间高动态产生的多普勒频率,给接收机实现快速捕获带来了难度。通过仿真分析,综合了实现难度和性能两方面因素,针对小信噪比工作条件提出了改进型的序贯伪码捕获实施方案。同时按照捕获概率和时间的要求,对接收机偏压、上、下门限、NCO增益等进行了设计和仿真分析,确定了捕获的数字化实现方案,伪码跟踪采用超前滞后环方案。捕获完成后可使本地伪码与接收伪码的相对误差保持在±1/4码元范围内,而跟踪环路的跟踪范围为±4/3码元,保证了捕获到跟踪的可靠衔接,同时采用可变环路带宽措施解决了跟踪速度和精度的矛盾。 在数字化实现设计中,给出了详细的数字化实现方案和分析,这样在保证工作精度的同时尽量减少硬件资源的开销,利用EDA工具,采用Veilog设计语言在Xilinx的VirtexII系列的XC2V500fg256的FPGA上完成数字化接收机伪码捕获跟踪的实现,并在其开发平台上对数字化接收机进行了仿真验证,在给定的工作条件下达到了设计性能和指标要求。

    标签: FPGA GPS 中频 数字接收机

    上传时间: 2013-04-24

    上传用户:15510133306

  • 基于FPGA的JPEG实时图像编解码系统

    JPEG是联合图像专家组(Joint Picture Expert Group)的英文缩写,是国际标准化组织(ISO)和CCITT联合制定的静态图像压缩编码标准。JPEG的基于DCT变换有损压缩具有高压缩比特点,被广泛应用在数据量极大的多媒体以及带宽资源宝贵的网络程序中。 动态图像的JPEG编解码处理要求图像恢复质量高、实时性强,本课题就是针对这两个方面的要求展开的研究。该系统由图像编码服务器端和图像解码客户端组成。其中,服务器端实时采集摄像头传送的动态图像,进行JPEG编码,通过网络传送码流到客户端;客户端接收码流,经过JPEG解码,恢复出原始图像送VGA显示。设计结果完全达到了实时性的要求。 本文从系统实现的角度出发,首先分析了系统开发平台,介绍FPGA的结构特点以及它的设计流程和指导原则;然后从JPEG图像压缩技术发展的历程出发,分析JPEG标准实现高压缩比高质量图像处理的原理;针对FPGA在算法实现上的特点,以及JPEG算法处理的原理,按照编码和解码顺序,研究设计了基于改进的DA算法的FDCT和IDCT变换,以及按发生频率进行优化的霍夫曼查找表结构,并且从系统整体上对JPEG编解码进行简化,以提高系统的处理性能。最后,通过分析Nios嵌入式微处理器可定制特性,根据SOPC Builder中Avalon总线的要求,把图像采集,JPEG图像压缩和网络传输转变成用户自定义模块,在SOPC Builder下把用户自定义模块添加到系统中,由Nios嵌入式软核的控制下运行,在FPGA芯片上实现整个JPEG实时图像编解码系统(soc)。 在FPGA上实现硬件模块化的JPEG算法,具有造价低功耗低,性能稳定,图像恢复后质量高等优点,适用于精度要求高且需要对图像进行逐帧处理的远程微小目标识别和跟踪系统中以及广电系统中前期的非线性编辑工作以及数字电影的动画特技制作,对降低成本和提高图像处理速度两方面都有非常重大的现实意义。通过在FPGA上实现JPEG编解码,进一步探索FPGA在数字图像处理上的优势所在,深入了解进行此类硬件模块设计的技术特点,是本课题的重要学术意义所在。

    标签: FPGA JPEG 实时图像 编解码

    上传时间: 2013-04-24

    上传用户:shangdafreya

  • Morlet小波分析的BOTDR信号处理

    基于布里渊散射的分布式光纤传感器是当前国内外研究的热点。本文介绍了基于布里渊散射的分布式光纤传感器的的原理、应用;布里渊时域反射技术(BOTDR)和布里渊时域分析技术(BOTDA)的原理。 受激布里渊散射(SBS)的过程中,入射光和散射光满足耦合振幅方程组。我们对该方程组采用有限差分法进行数值计算,并用Matlab模拟计算过程,对布里渊散射信号进行分析。 根据布里渊散射信号的特点,我们采用基于Morlet小波变换的DSP信号算法来处理 BOTDR传感信号。通过对该算法的核心单元——快速傅立叶变换(FFT)的硬件实现,我们在Stratix FPGA上实现了基于Morlet小波变换的DSP算法的硬件电路设计。 最后,在此基础上,我们对电路功能进行实际的仿真和验证,并和Matlab得到结果进行比较和分析。

    标签: Morlet BOTDR 小波分析 信号处理

    上传时间: 2013-07-22

    上传用户:牛布牛

  • OFDM系统的定时和频率同步的实现

    正交频分复用技术(OFDM)是未来宽带无线通信中的关键技术。随着用户对实时多媒体业务,高速移动业务需求的迅速增加,OFDM由于其频谱效率高,抗多径效应能力强,抗干扰性能好等特点,该技术正得到了广泛的应用。 OFDM系统的子载波之间必须保持严格的正交性,因此对符号定时和载波频偏非常敏感。本课题的主要任务是分析各种算法的性能的优劣,选取合适的算法进行FPGA的实现。 本文首先简要介绍了无线信道的传输特性和OFDM系统的基本原理,进而对符号同步和载波同步对接收信号的影响做了分析。然后对比了非数据辅助式同步算法和数据辅助式同步算法的不同特点,决定采用数据辅助式同步算法来解决基于IEEE 802.16-2004协议的突发传输系统的同步问题。最后部分进行了算法的实现和仿真,所有实现的仿真均在QuartusⅡ下按照IEEE 802.16-2004协议的符号和前导字的结构进行。 本文的主要工作:(1)采用自相关和互相关联合检测算法同时完成帧到达检测和符号同步估计,只用接收数据的符号位做相关运算,有效地解决了判决门限需要变化的问题,同时也减少了资源的消耗;(2)在时域分数倍频偏估计时,利用基于流水线结构的Cordic模块计算长前导字共轭相乘后的相角,求出分数倍频偏的估计值;(3)采用滑动窗口相关求和的方法估计整数倍频偏值,在此只用频域数据的符号位做相关运算,有效地解决了传统算法估计速度慢的缺点,同时也减少了资源的消耗。

    标签: OFDM 定时 同步的

    上传时间: 2013-05-23

    上传用户:宋桃子

  • 模电设计分析

    详细的理论分析,可以对模拟电路的理论知识有较为全面透彻的了解

    标签: 模电 设计分析

    上传时间: 2013-04-24

    上传用户:aappkkee

  • 基于FPGA的高速IIR数字滤波器

    数字滤波器是现代数字信号处理系统的重要组成部分之一。ⅡR数字滤波器又是其中非常重要的一类虑波器,因其可以较低的阶次获得较高的频率选择特性而得到广泛应用。 本文研究了ⅡR数字滤波器的常用设计方法,在分析各种ⅡR实现结构的基础上,利用MATLAB针对并联型结构的ⅡR数字滤波器做了多方面的仿真,从理论分析和仿真情况确定了所要设计的ⅡR数字滤波器的实现结构以及中间数据精度。然后基于FPGA的结构特点,研究了ⅡR数字滤波器的FPGA设计与实现,提出应用流水线技术和并行处理技术相结合的方式来提高ⅡR数字滤波器处理速度的方法,同时又从ⅡR数字滤波器的结构特性出发,提出利用ⅡR数字滤波器的分解技术来改善ⅡR滤波器的设计。在ⅡR实现方面,本文采用Verilog HDL语言编写了相应的硬件实现程序,将内置SignalTap Ⅱ逻辑分析器的ⅡR设计下载到FPGA芯片,并利用Altera公司的SignalTap Ⅱ逻辑分析仪进行了定性测试,同时利用HP频谱仪进行定性与定量的观测,仿真与实验测试结果表明设计方法正确有效。

    标签: FPGA IIR 数字滤波器

    上传时间: 2013-04-24

    上传用户:lmq0059

  • 精密延时电路在UWB雷达发射机

    超宽带冲激雷达是一种新体制雷达,其发射信号是无高频载频,宽度仅为纳秒级的冲激脉冲。得益于这种特殊的发射信号,超宽带冲激雷达具有优异的探测性能和广泛的应用前景。自然地,对于发射机的研究,在超宽带冲激雷达研究领域有着极其重要的地位。本文在超宽带冲激雷达实验系统的基础上,对其发射机进行了深入研究,主要内容如下: 1、介绍了超宽带冲激雷达发射机,尤其是脉冲源的原理及设计。 2、分析了决定超宽带冲激雷达探测距离的因素。在此基础上寻求通过提高发射信号脉冲重复频率来增大发射机的能量输出;提出了一种提高脉冲重复频率的方法。设计了基于现场可编程门阵列的延时控制电路,对提高脉冲重复频率予以工程实现。 3、提出了超宽带冲激雷达波束扫描的实现方法:通过精密控制各发射机脉冲源触发时间,在各路发射信号之间产生一定的延时。设计了运用现场可编程门阵列实现这种控制的精密延时电路。

    标签: UWB 精密 延时电路 雷达发射机

    上传时间: 2013-08-05

    上传用户:564708051@qq.com

  • 基于FPGA的数字合成信号发生器

    直接数字频率合成(DDS)技术采用全数字的合成方法,所产生的信号具有频率分辨率高、频率切换速度快、频率切换时相位连续、输出相位噪声低和可以产生任意波形等诸多优点。 在理论上对DDS的原理及其输出信号的性能进行了分析,采用FPGA实现了任意波形发生器,能够产生三角波、锯齿波、调频波、调相波、调幅波和碎发等十几种波形,并能通过串行口下载任意波形。在设计频率调制电路时采用了频率字运算单元和相位累加器相结合的结构,该方法既可实现宽带线性调频,又可实现非线性调频。完成了软件和硬件的设计和调试。对实验样机进行了测试,结果表明性能指标达到了设计要求。

    标签: FPGA 数字 合成 信号发生器

    上传时间: 2013-05-26

    上传用户:1234567890qqq