频域采样技术资料下载专区，收录500份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。
· 摘要： IIR滤波器可以用较少的阶数获得很高的频率选择特性;但是用定点器件实现时,在有限的精度运算中,可能出现不稳定现象和发生溢出.主要阐述了在′C54X定点DSP芯片上如何进行精度扩展从而获得较高的频率选择性以及...
本文提出基于FPGA的高速AD采样设计,给出了基于FPGA的高速采样时钟设 计方案以及FPGA对时钟芯片AD9516_4与ADC的配置设置,并对采样结果有效位数进行测定。 结果证明该设计灵活、简单、通用性强。
音频信号降采样程序 支持48k->8k 24k->8k 8k->1k 的降采样.实现方法,先做低通滤波,再做采样点抽取.低通滤波起使用67点FIR,系数由matlab使用窗函数法生成
介绍一种基于EasyARM2200开发板和~,C／OS—II实现的、用于智能化建筑和小区现场的嵌入式数据采 集器的设计。它通过串口采控各现场设备和智能仪表，并经小区宽带局域网连接管理计
采样率小于一个连续时间信号最大频率的2倍时就叫undersampling，欠采样，根据抽样定理，当fs>=2fmax，也就是oversampling，过采样时，数字信号才能重建成原来的模拟信号，欠采样重建会发生混叠
采样法生成三相SPWM波的开环调速控制程序载波频率为20KHz，或载波周期为50μs。DSP晶振10MHz，内部4倍频，时钟频率为40MHz，计数周期为25ns。假设调制波频率由外部输入（1～50Hz），并转换成合适的格式
该文档为射频直接带通采样软件无线电结构分析及其应用的讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………