虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

频域时钟

  • 基于Altera 28nm FPGA的100-Gbit OTN复用转发器解决方案

      100-Gb光传送网(OTN)复用转发器   a. 提供连续数据范围在600 Mbps到14.1 Gbps之间的串行收发器,通过使用方便的部分重新配置功能支持多标准客户侧接口;   b. 44个独立发送时钟域,提高了时钟灵活性;   c. 收发器集成电信号散射补偿(EDC)功能,可直接驱动光模块(SFP+、SFP、QSFP、CFP);   d. 支持下一代光接口的28-Gbps收发器;   e. 替代外部压控晶体振荡器(VCXO)的高级fPLL。

    标签: Altera FPGA Gbit 100

    上传时间: 2013-11-10

    上传用户:pzw421125

  • 简单分频时序逻辑分频电路设计

    简单分频时序逻辑电路设计分频电路,有图,有代码

    标签: 分频 时序逻辑 电路设计

    上传时间: 2014-01-21

    上传用户:924484786

  • 数字幅频均衡功率放大器设计

    数字幅频均衡功率放大器设计

    标签: 数字 幅频均衡 功率 放大器设计

    上传时间: 2013-10-31

    上传用户:gdgzhym

  • 用VerilogHDL实现基于FPGA的通用分频器的设计

    用VerilogHDL实现基于FPGA的通用分频器的设计

    标签: VerilogHDL FPGA 分频器

    上传时间: 2015-01-02

    上传用户:oooool

  • 基于FPGA的小数分频实现方法

    基于FPGA的小数分频实现方法

    标签: FPGA 小数分频 实现方法

    上传时间: 2013-11-05

    上传用户:feifei0302

  • XAPP1065 - 利用Spartan-6 FPGA设计扩频时钟发生器

      Consumer display applications commonly use high-speed LVDS interfaces to transfer videodata. Spread-spectrum clocking can be used to address electromagnetic compatibility (EMC)issues within these consumer devices. This application note uses Spartan®-6 FPGAs togenerate spread-spectrum clocks using the DCM_CLKGEN primitive.

    标签: Spartan XAPP 1065 FPGA

    上传时间: 2013-11-01

    上传用户:hjkhjk

  • WP370 -采用智能时钟门控技术降低动态开关功耗

        赛灵思推出业界首款自动化精细粒度时钟门控解决方案,该解决方案可将 Virtex®-6 和 Spartan®-6 FPGA 设计方案的动态功耗降低高达 30%。赛灵思智能时钟门控优化可自动应用于整个设计,既无需在设计流程中添加更多新的工具或步骤,又不会改变现有逻辑或时钟,从而避免设计修改。此外,在大多数情况下,该解决方案都能保留时序结果。

    标签: 370 WP 智能时钟 动态

    上传时间: 2015-01-02

    上传用户:wutong

  • 射频电路PCB设计中注意问题

      PCB 设计对于电路设计而言越来越重要。但不少设计者往往只注重原理设计,而对PCB 板的设计布局考虑不多,因此在完成的电路设计中常会出现EMC 问题。文中从射频电路的特性出发,阐述了射频电路PCB 设计中需要注意的一些问题。

    标签: PCB 射频电路

    上传时间: 2013-10-24

    上传用户:cccole0605

  • 基于FPGA的时钟跟踪环路的设计

    提出了一种基于FPGA的时钟跟踪环路的设计方案,该方案简化了时钟跟踪环路的结构,降低了时钟调整电路的复杂度。实际电路测试结果表明,该方案能够使接收机时钟快速准确地跟踪发射机时钟的变化,且时钟抖动小、稳准度高、工作稳定可靠。

    标签: FPGA 时钟 跟踪环路

    上传时间: 2015-01-02

    上传用户:bhqrd30

  • 扩频通信芯片STEL-2000A的FPGA实现

    针对传统集成电路(ASIC)功能固定、升级困难等缺点,利用FPGA实现了扩频通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核实现NCO模块,在下变频模块调用了硬核乘法器并引入CIC滤波器进行低通滤波,给出了DQPSK解调的原理和实现方法,推导出一种简便的引入?仔/4固定相移的实现方法。采用模块化的设计方法使用VHDL语言编写出源程序,在Virtex-II Pro 开发板上成功实现了整个系统。测试结果表明该系统正确实现了STEL-2000A的核心功能。 Abstract:  To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by ISE to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.

    标签: STEL 2000 FPGA 扩频通信

    上传时间: 2013-11-19

    上传用户:neu_liyan