Verilog实现的DDS正弦信号发生器和测频测相模块
Verilog实现的DDS正弦信号发生器和测频测相模块,DDS模块可产生两路频率和相位差均可预置调整的值正弦波,频率范围为20Hz-5MHz,相位范围为0°-359°,测量的数据通过引脚传输给单片机,单片机进行计算和显示。...
Verilog实现的DDS正弦信号发生器和测频测相模块,DDS模块可产生两路频率和相位差均可预置调整的值正弦波,频率范围为20Hz-5MHz,相位范围为0°-359°,测量的数据通过引脚传输给单片机,单片机进行计算和显示。...
基于DSP+FPGA的扩频接收机快捕技术,一片技术文章...
用Verilog实现基于FPGA的通用分频器...
分频器 FPGA程序设计 二分频 对硬件设计有很大用处\r\n...
一个好用的整数分频电路 保证你喜欢 能够实现对任意整数的分频电路设计...