本书详细介绍了LTE物理层相关协议及算法实现，包括LTE协议栈结构、LTE时域、频域和空间域资源、下行参考信号、下行L1、L2控制信道、PDSCH信道、传输模式、上行参考信号、PUCCH信道、PUSCH信道、CSI资源指示、上行HARQ、下行HARQ、SR、BSR、DRX、MAC复用与逻辑信道优先级、上行同步、小区搜索过程、系统信息、随机接入过程、寻呼、载波聚合、SPS、TTI bundling、RLC等相关协议和算法，所涉及的专题内容分析非常细致，非常详尽，能很好地帮助读者深入理解LTE物理层相关协议。
上传时间： 2022-06-01
上传用户：
PCF8591 8位A/D和D/A转换1、特性：单电源供电。工作电压： 2.5 V ~ 6V。待机电流低。I2C 总线串行输入/输出。通过3 个硬件地址引脚编址。采样速率取决于I2C 总线速度。4个模拟输入可编程为单端或差分输入。自动增量通道选择。模拟电压范围： VSS~VDD。片上跟踪与保持电路。8 位逐次逼近式A/D 转换。带一个模拟输出的乘法DAC。2、应用：闭环控制系统。用于远程数据采集的低功耗转换器。电池供电设备。在汽车、音响和TV 应用方面的模拟数据采集。3、概述：PCF8591 是单片、单电源低功耗8 位CMOS 数据采集器件， 具有4 个模拟输入、一个输出和一个串行I2C 总线接口。3 个地址引脚A0、A1 和A2 用于编程硬件地址，允许将最多8 个器件连接至I2C总线而不需要额外硬件。器件的地址、控制和数据通过两线双向I2C 总线传输。器件功能包括多路复用模拟输入、片上跟踪和保持功能、8 位模数转换和8 位数模拟转换。最大转换速率取决于I2C 总线的最高速率。I2C 总线系统中的每一片PCF8591 通过发送有效地址到该器件来激活。该地址包括固定部分和可编程部分。可编程部分必须根据地址引脚A0、A1 和A2 来设置。在I2C 总线协议中地址必须是起始条件后作为第一个字节发送。地址字节的最后一位是用于设置以后数据传输方向的读/写位。（见图4、16、17）
上传时间： 2022-06-17
上传用户：qdxqdxqdxqdx
AT89C52是美国ATMEL，公司生产的低电压，高性能CMOS 8位单片机，片内含8k bytes的可反复擦写的Flash只读程序存储器和256 bytes的随机存取数据存储器（RAM），器件采用ATMEL公司的高密度、非易失性存储技术生产，与标准MCS-51指令系统及8052产品引脚兼容，片内置通用8位中央处理器（CPU）和Flash存储单元，功能强大AT89C52单片机适合于许多较为复杂控制应用场合主要性能参数：·与MCS-51产品指令和引脚完全兼容.8k字节可重擦写Flash闪速存储器.1000次擦写周期静态操作：OHz-24MHz·三级加密程序存储器•256х8 hA部RAM•32编程1/0口线.3个16位定时/计数器•8个中断源·程串行UART通道低功耗空闲和掉电模式·PO口：P0口是一组8位漏极开路型双向1/0口，也即地址/数据总线复用口。作为输出口用时，每位能吸收电流的方式驱动8个TTL逻辑门电路，对端口P0写"1"时，可作为高阻抗输入端用.在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8位）和数据总线复用，在访问期间滋活内部上拉电阻.在Flash编程时，PO口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。
标签： at89c52
上传时间： 2022-06-19
上传用户：
AR0231AT7C00XUEA0-DRBR（RGB滤光）安森美半导体推出采用突破性减少LED闪烁 (LFM)技术的新的230万像素CMOS图像传感器样品AR0231AT，为汽车先进驾驶辅助系统(ADAS)应用确立了一个新基准。新器件能捕获1080p高动态范围(HDR)视频，还具备支持汽车安全完整性等级B(ASIL B)的特性。LFM技术(专利申请中)消除交通信号灯和汽车LED照明的高频LED闪烁，令交通信号阅读算法能于所有光照条件下工作。AR0231AT具有1/2.7英寸(6.82 mm)光学格式和1928(水平) x 1208(垂直)有源像素阵列。它采用最新的3.0微米背照式(BSI)像素及安森美半导体的DR-Pix™技术，提供双转换增益以在所有光照条件下提升性能。它以线性、HDR或LFM模式捕获图像，并提供模式间的帧到帧情境切换。 AR0231AT提供达4重曝光的HDR，以出色的噪声性能捕获超过120dB的动态范围。AR0231AT能同步支持多个摄相机，以易于在汽车应用中实现多个传感器节点，和通过一个简单的双线串行接口实现用户可编程性。它还有多个数据接口，包括MIPI(移动产业处理器接口)、并行和HiSPi(高速串行像素接口)。其它关键特性还包括可选自动化或用户控制的黑电平控制，支持扩频时钟输入和提供多色滤波阵列选择。封装和现状：AR0231AT采用11 mm x 10 mm iBGA-121封装，现提供工程样品。工作温度范围为-40℃至105℃(环境温度)，将完全通过AEC-Q100认证。
标签： 图像传感器
上传时间： 2022-06-27
上传用户：XuVshu
怎样用万用电表检测集成电路作者：金正，郑雯，董福英关键词：复用电表 应用 集成电路虽说集成电路代换有方，但拆卸毕竟较麻烦。因此，在拆之前应确切判断集成电路是否确实已损坏及损坏的程度，避免盲目拆卸。本文介绍了仅用万用表作为检测工具的不在路和在路检测集成电路的方法和注意事项。文中所述在路检测的四种方法（直流电阻、电压、交流电压和总电流的测量）是业余维修中实用且常用的检测法。这里，也希望大家提供其他实用的（集成电路和元器件）判别检测经验。
上传时间： 2022-07-04
上传用户：slq1234567890
AD14是一款十分优秀的电子设计一体化工具，AD14功能强悍，能够帮助用户极大的提高电路设计的质量和效率，AD14软件还提供了真正的装配变量支持、支持折叠刚柔step模型导出等功能，Altium Designer软件还提高了等长调整的布线速度和效率，极坐标网格放置元器件自动旋转等。AD14功能特色 1、板级设计 我们十分注重PCB设计，我们所提供的工具可以帮您实现电子产品设计目标。我们的系统包括在单一的统一系统中，实现原理图捕获，3D PCB布局，分析和可编程设计。软硬结合电路板设计，可以在刚性板上安装重要电路元件，以创新的方法连接可折叠的柔性电路板，以适应任何空间。通过层堆栈管理功能，您可以在单一的软硬结合PCB板中定义多个堆栈，分配给不同层的不同部分。这种技术不仅适用于软硬结合板设计，还适用于电路嵌入式元件。 2、智能数据管理 我们的软件帮您完成整个项目的生命周期，协助您安全可靠地管理，修改和复用设计文件。您还可以与Altium Designer中的组织项目和供应链管理相互连接 。 3、设计内容的好处 使用我们设计内容中的电子设计元件， 大大的为您节省了时间和资源。它为您提供了电子设计IP访问，包括统一元件，参考设计及板极模型。 4、软设计 从板级功能转至可编程领域，实现一个真正的独立于FPGA供应商的自由开发环境。 5、快速成型 通过我们独一的，可重构的硬件平台来探索互动式，独立于供应商的实施并部署您的电子设计。AD14功能介绍 1、AD14支持柔性和软硬结合设计 软硬电路结合了刚性电路处理功能以及软性电路的多样性。大部分元件放置在刚性电路中，然后与柔性电路相连接，它们可以扭转，弯曲，折叠成小型或独特的形状。Altium Designer支持电子设计使用软硬电路，打开了更多创新的大门。它还提供电子产品的更小封装，节省材料和生产成本，增加了耐用性。 2、层堆栈的增强管理 Altium层堆栈管理支持4-32层。层层中间有单一的主栈，以此来定义任意数量的子栈。它们可以放置在软硬电路不同的区域，促进堆栈之间的合作和沟通。 Altium Designer 14增强了层堆栈管理器，可以快速直观地定义主、副堆栈。 3、Vault内容库 使用Altium Designer14和即将发布的Altium Vault，数据可以可靠地从一个Altium Vault中直接复制到另一个。它不仅可以补充还可以修改，但基本足迹层集和符号都能自动进行转换，以满足您的组织的标准。 Altium Vault 1.2发布后可供选择 4、板设计增强 Altium Designer14包括了一系列要求增强我们的电路板设计技术。使用我们新的差分对布线工具，当跟踪差距改变时阻抗始终保持。通过拼接已经显着改进并给予不错的成果和更大的控制权。 5、支持嵌入式元件 PCB层堆叠内嵌的元件，可以减少占用空间，支持更高的信号频率，减少信号噪声，提高电路信号的完整性。 Altium Designer 14支持嵌入式分立元件，在装配中，可以作为个体制造，并放置于内层电路。
标签：
上传时间： 2022-07-22
上传用户：canderile
本论文在详细研究MIL-STD-1553B数据总线协议以及参考国外芯片设计的基础上，结合目前新兴的EDA技术和大规模可编程技术，提出了一种全新的基于FPGA的1553B总线接口芯片的设计方法。 从专用芯片实现的具体功能出发，结合自顶向下的设计思想，给出了总线接口的总体设计方案，考虑到电路的具体实现对结构进行模块细化。在介绍模拟收发器模块的电路设计后，重点介绍了基于FPGA的BC、RT、MT三种类型终端设计，最终通过工作方式选择信号以及其他控制信号将此三种终端结合起来以达到通用接口的功能。同时给出其设计逻辑框图、算法流程图、引脚说明以及部分模块的仿真结果。为了资源的合理利用，对其中相当部分模块进行复用。在设计过程中采用自顶向下、码型转换中的全数字锁相环、通用异步收发器UART等关键技术。本设计使用VHDL描述，在此基础之上采用专门的综合软件对设计进行了综合优化，在FPGA芯片EP1K100上得以实现。通过验证证明该设计能够完成BC/RT/MT三种模式的工作，能处理多种消息格式的传输，并具有较强的检错能力。 最后设计了总线接口芯片测试系统，选择TMS320LF2407作为主处理器，测试主要包括主处理器的自发自收验证，加入RS232串口调试过程提高测试数据的直观性。验证的结果表明本文提出的设计方案是合理的。
上传时间： 2013-06-04
上传用户：ayfeixiao
十多年来，随着信息技术、电子技术和通讯技术的发展，嵌入式系统已经获得了空前的应用和发展。随着嵌入式应用系统功能复杂度的提高、对软件产品的非功能约束的特别关注以及由于市场的激烈竞争导致嵌入式软件推出周期的缩短，都使得嵌入式软件开发人员面临着严峻的危机和挑战。传统的结构化开发方法已经显得力不从心，于是嵌入式软件开发人员在软件开发中引入了目前较为流行的“面向对象方法(OO)”，．但是目前对该方法的应用还只是停留在传统的以编程为中心的嵌入式软件开发方法上，不能很好地保证软件复用和代码的重用，因此难以满足市场对嵌入式软件开发效率和开发质量的要求。 本课题的研究内容是应用面向对象方法的框架技术，对嵌入式系统领域的专有结构组件进行封装，创新性地提出了面向嵌入式系统领域的通用实时框架ARTIC(Abstract real-time contrO1)。ARTIC框架除了具有框架的共有优点一最大限度实现软件重用外，最突出的是具备以下两个特点： 1、功能和非功能的分离 在应用面向对象的技术时，传统的嵌入式软件开发方法关注的重点是软件结构和功能分解，、忽略了嵌入式环境下特殊的非功能性要求。为了在实现系统功能需求的同时，保证软件系统的非功能性需求的实现，ARTIC框架引入了面向方面的思想，、把系统的非功能性需求从功能模块中分离出来，为它们单独设计组件。开发人员在应用该框架进行嵌入式软件设计时，只需要关注功能需求的实现，对于实时性、调度等非功能需求的实现可以通过调用ARTIC提供的时间管理模型和任务调度模型直接实现。 2、基于状态机的主动对象设计模式 根据嵌入式系统通常由多个控制线程组成的特点，应用基于状态机的主动对象设计模式，把嵌入式软件系统构建成多个主动对象的缉合。相对于传统的面向对象方法，本文提出的主动对象的最大特点在于：它提供对事件队列、控制线程和表示主动对象动态行为状态机等的封装，并且该模式可以直接支持嵌入式系统的并行性。 ARTIC框架的应用能够帮助嵌入式软件的开发人员快速地开发出高质量的嵌入式软件，除此之外，因为它包含了一个微小的实时操作系统(RTOS) 报包装，在某些场合可以作为一个简易的RTOS使用。为了验证ARTIC的性能，本文将该框架应用于硬币搬送实时控制系统的开发设计，从该系统的应用中充分体现了ARTIC框架的优点。
上传时间： 2013-06-21
上传用户：cxl274287265
通用异步收发器(Universal Asynchronous Receiver Transmitter，UART)是一种能同时支持短距离和长距离数据传输的串行通信接口，被广泛应用于微机和外设之间的数据交换。像8251、NS8250、NS16550等都是常用的UART芯片，但是这些专用的串行接口芯片的缺点是数据传输速率比较慢，难以满足高速率数据传输的场合，而更重要的就是它们都具有不可移植性，因此要利用这些芯片来实现PC机和FPGA芯片之间的通信，势必会增加接口连线的复杂程度以及降低整个系统的稳定性和有效性。 本课题就是针对UART的特点以及FPGA设计具有可移植性的优势，提出了一种基于FPGA芯片的嵌入式UART设计方法，其中主要包括状态机的描述形式以及自顶向下的设计方法，利用硬件描述语言来编制UART的各个子功能模块以及顶层模块，之后将其集成到FPGA芯片的内部，这样不仅能解决传统UART芯片的缺点而且同时也使整个系统变得更加具有紧凑性以及可靠性。 本课题所设计的LIART支持标准的RS-232C传输协议，主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式，还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力，模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用IP模块复用技术设计数据缓冲区FIFO，采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境，也能适合低速的数据传输场合，因此可以达到资源利用的最大化。 在具体的设计过程中，利用Synplify Pro综合工具、ModelSim仿真工具、ISE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。各项数据结果表明，本课题中所设计的UART满足预期设计目标。
上传时间： 2013-08-02
上传用户：rocketrevenge
数字图像通信的最广泛的应用就是数字电视广播系统，与以往的模拟电视业务相比，数字电视在节省频谱资源、提高节目质量方面带来了一场新的革命，而与此对应的DVB（Digital Video Broadcasting）标准的建立更是加速了数字电视广播系统的大规模应用。DVB标准选定MPEG—2标准作为音频及视频的编码压缩方式，随后对MPEG—2码流进行打包形成TS流（transport stream），进行多个传输流复用，最后通过不同媒介进行传输。在DVB标准的传输系统中，无论是卫星传输，电缆传输还是地面传输，为了保障图像质量，使数字节目在传输过程中避免出现因受到各种信道噪声干扰而出现失真的现象，都采用了信道编码的方式来保护传输数据。信道编码是数字通信系统中一个必需的、重要的环节。 信道编码设计方案的优劣决定了DVB系统的成功与否，本文重点研究了DVB系统中的信道编码算法及其FPGA实现方案，主要进行了如下几项工作： 1）介绍了DVB系统信道编码的基本概念及特点，深入研究了DVB标准中信道编码部分的关键技术，并针对每个信道编码模块进行工作原理分析、算法分析。 2）根据DVB信道编码的特点，重点对信道编码中四个模块，包括扰码、RS编码、卷积交织编码和卷积编码的FPGA硬件实现算法进行了比较详细的分析，并阐述了每个模块及QPSK调制的设计方案及实现模块功能的程序流程。 3）在RS（204，188）编码过程中，利用有限域常数乘法器的特点，对编码器进行了优化，在很大程度上提高了编码效率，卷积交织器部分采用RAM移位法，实现起来更为简单且节省了FPGA器件内部资源。 4）设计以Altera公司的QuartusⅡ为开发平台，利用FPGA芯片EP1C6Q240C8完成了信道编码各模块及QPSK调制的硬件实现，通过Verilog HDL描述和时序仿真来验证算法的可行性，并给出系统设计中减少毛刺的方法，使系统更为稳定。最终的系统仿真结果表明该系统工作稳定，达到了DVB系统信道编码设计的要求。
上传时间： 2013-06-26
上传用户：allen-zhao123
