大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟
大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟,数码显示,74ls138,8,4位计数器,d,rs触发器,加法器,交通灯等,此原码基于长江大学可编程器件实验箱,如要运行在其他平台上需要重新定义管脚...
大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟,数码显示,74ls138,8,4位计数器,d,rs触发器,加法器,交通灯等,此原码基于长江大学可编程器件实验箱,如要运行在其他平台上需要重新定义管脚...
作者:Analog Devices,Inc 平台:ADSP21xx 编程语言:ASM 说明:ADSP21xx用AD的16位定点DSP作音频压缩器性价比不错...
viterbi译码器的一种fpga实现.是一个cs252 的project的result 供大家研究用...
条屏控制器的CPLD编程,主要完成移位寄存器、编码器和译码器的功能...
mid音频播放器,基于VC++的开发,,经试验播放效果还算不象错...