赫夫曼编/译码器设计 初始化 编码 译码
赫夫曼编/译码器设计 初始化 编码 译码...
赫夫曼编/译码器设计 初始化 编码 译码...
[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9-...
各种电子器件管脚图,THD-1型数字电路实验箱简介,门电路及参数测试,半加器、全加器,数据选择器,数码比较器,译码器和数码显示器,锁存器和触发器,中规模计数器,双向移位寄存器,三态门和数据总线,半导体存储器,多谐振荡器,单稳态触发器,CMOS门电路及集成施密特触发器,集成数模转换器(DAC),逐次渐...
一个处理模拟音频信号,播放PM3,OGG等文件的音频播放器.用JAVA&jmf写的....
基于FPGA自适应高速RS编译码器的IP核设计...