本学期所有数据结构的大作业一
本学期所有数据结构的大作业一,设A与B分别为两个带有头结点的有序循环链表(所谓有序是指链接点按数据域值大小链接,本题不妨设按数据域值从小到大排列),list1和list2分别为指向两个链表的指针。请写...
本学期所有数据结构的大作业一,设A与B分别为两个带有头结点的有序循环链表(所谓有序是指链接点按数据域值大小链接,本题不妨设按数据域值从小到大排列),list1和list2分别为指向两个链表的指针。请写...
本学期所有数据结构的大作业一,设A与B分别为两个带有头结点的有序循环链表(所谓有序是指链接点按数据域值大小链接,本题不妨设按数据域值从小到大排列),list1和list2分别为指向两个链表的指针。请写...
自己做的vhdl课程设计,交通灯:实现主干道倒计时,分别为30,20,5秒,分情况:当主干道有车时,红黄绿交替,当只一个道路上有车时,那个道的交通灯变绿色,利用max+plus2做成,使用flex80...
秒表的逻辑结构比较简单,它主要由、显示译码器、分频器、十进制计数器、报警器和六进制计数器组成。在整个秒表中最关键是如何获得一个精确的100Hz计时脉冲,除此之外,整个秒表还需要一个启动信号和一个归零信...
HD7279(A)是一片具有串行接口的,可同时驱动8位共阴式数码管(或64只独立LED)的智能显示驱动芯片,该芯片同时还可连接多达64键的键盘矩阵。 HD7279内部含有译码器,可直接接受16进制码...
最新的算法说明,编码过程就如同源源不断产生水滴(编码分组)的喷泉(编码器),而我们只要用杯子(译码器)接收足够数量的水滴,即可达到饮用(成功译码)的目的。正因如此,该种编码被称为喷泉码。...
四位数码管驱动程序,51单片机为mcu,采用74h138驱动,38译码器...
信道编码中,我们提出了一种高性能可重用VITERBI译码器的设计。...
带获胜音乐的拔河游戏机,用计数器 译码器组成...
随着DSP的普遍应用和数字信号处理技术的发展,对声音信号进行实时处理成为可能,DSP的速度越来越快以及各种快速算法的应用,在上面可以进行各种复杂的数字音效实时处理,如均衡,混响。可应用于各种数字音频播...