Si4432编程指南(中文)，Coolbor Xie 翻译自 AN415
上传时间： 2013-06-30
上传用户：wang0123456789
嵌入式linux系统的网络编程（C++）在ARM上实现视频会议，此程序获得全国研究生电子大赛一等奖。压缩包内为全部源码，包括音频、视频（H.264）socket部分。
上传时间： 2013-07-07
上传用户：15528028198
HE-AAC是一种保证在高音质情况下压缩率很高的音频编码，它具有多声道、多采样率、高压缩比、高音质等特点，可以比AAC的编码效率提高至少30％，在48 Kb/s的码率下就可提供高品质立体声音频，已被全球数字广播协会和3GPP组织采纳...
上传时间： 2013-04-24
上传用户：onewq
中国科学技术出版社，PSoC体系结构与编程，戴国骏等编著。该书详细阐述了PSoC芯片的硬件体系结构、可编程数字系统和模拟系统、指令系统与汇编语言、C语言编程以及具有软硬件协同设计功能的集成开发环境，分析了CY8C21/24/27/29系列芯片的结构特点、系统资源与封装，并给出相应的典型应用实例。
上传时间： 2013-04-24
上传用户：zhangjinzj
中国科学技术出版社，PSoC体系结构与编程，戴国骏等编著。该书详细阐述了PSoC芯片的硬件体系结构、可编程数字系统和模拟系统、指令系统与汇编语言、C语言编程以及具有软硬件协同设计功能的集成开发环境，分析了CY8C21/24/27/29系列芯片的结构特点、系统资源与封装，并给出相应的典型应用实例。
上传时间： 2013-06-27
上传用户：visit8888
中国科学技术出版社，PSoC体系结构与编程，戴国骏等编著。该书详细阐述了PSoC芯片的硬件体系结构、可编程数字系统和模拟系统、指令系统与汇编语言、C语言编程以及具有软硬件协同设计功能的集成开发环境，分析了CY8C21/24/27/29系列芯片的结构特点、系统资源与封装，并给出相应的典型应用实例。
上传时间： 2013-07-20
上传用户：远远ssad
中国科学技术出版社，PSoC体系结构与编程，戴国骏等编著。该书详细阐述了PSoC芯片的硬件体系结构、可编程数字系统和模拟系统、指令系统与汇编语言、C语言编程以及具有软硬件协同设计功能的集成开发环境，分析了CY8C21/24/27/29系列芯片的结构特点、系统资源与封装，并给出相应的典型应用实例。
上传时间： 2013-07-23
上传用户：王小奇
AVS音频编码中长短窗的Matlab仿真及FPGA实现
上传时间： 2013-04-24
上传用户：tyg88888
VC编程经验总结.rar一本不错的介绍VC编程的书 CSDN介绍屏保的好像不多，我来补个空缺，呵呵 :) 对于屏幕保护程序，大家应该不会陌生。屏幕保护程序的后缀名是.scr，其实它就是一个可执行的.exe文件。 VC提供了一个支持屏幕保护的开发库scrnsave.lib，这个库已经定制了一个屏幕保护程序的框架结构，开发者只需要在完成相应的函数和提供相应的资源就可以写出自己的屏幕保护程序。
上传时间： 2013-07-10
上传用户：candice613
基于过采样和∑-△噪声整形技术的DAC能够可靠地把数字信号转换为高精度的模拟信号(大于等于16位)。采用这一架构进行数模转换具有诸多优点，例如极低的失配噪声和更高的可靠性，便于实现嵌入式集成等，最重要的是可以得到其他DAC结构所无法达到的精度和动态范围。在高精度测量，音频转换，汽车电子等领域有着广泛的应用价值。 本文采用∑-△结构以FPGA方式实现了一个具有高精度的数模转换器，在24比特的输入信号下，达到了约150dB的信噪比。作为一个灵活的音频DAC实现方案。该DAC可以对CD/DVD/HDCD/SACD等多种制式下的音频信号进行处理，接受并转换采样率为32/44.1/48/88.2/96/192kHz，字长为16/18/20/24比特的PCM数据，具备良好的兼容性和通用性。 由于非线性和不稳定性的存在，高阶∑-△调制器的设计与实现存在较大的难度。本文综合大量文献中的经验原则和方法，阐述了稳定的高阶高精度调制器的设计流程；并据此设计了达到24bit精度和满量程输入范围的的5阶128倍调制器。本文创新性地提出了∑-△调制器的一种高效率流水线实现结构。分析表明，与其他常见的∑-△调制器实现结构相比，本方案具有结构简单、运算单元少等优点；此外在同样信号采样率下，调制器所需的时钟频率大大降低。 文中的过采样滤波模块采用三级半带滤波器和一个可变CIC滤波器级联组成，可以达到最高128倍的过采样比，同时具有良好的通带和阻带特性。在半带滤波器的设计中采用了CSD编码，使结构得到了充分的简化。 本文提出的过采样DAC方案具有可重配置结构，让使用者能够方便地控制过采样比和调制器阶数。通过积分梳状滤波器的配置，能够获得32/64/128倍的不同过采样比，从而实现对于32～192kHz多种采样率输入的处理。在不同输入字长情况下，通过调制器的重构，则可以将调制器由高精度的5阶模式改变为功耗更低的3阶模式，满足不同分辨率信号输入时的不同精度要求。这是本文的另一创新之处。 目前，该过采样DAC已经在XilinxVirtexⅡ系列FPGA器件下得到硬件实现和验证。测试表明，对于从32kHz到192kHz的不同输入信号，该DAC模块输出1比特码流的带内信噪比均能满足24比特数据转换应用的分辨率要求。
上传时间： 2013-07-08
上传用户：从此走出阴霾
