中望CAD 2012标准中文版下载
中望CAD2012是中望公司推出的最新CAD平台产品，能够兼容主流的CAD文件格式，并且简单易学、操作方便，广泛运用于机械、电子、建筑等行业的设计部门。中望CAD在技术上已处于国际先进水品，软件的功能、速度、稳定性在同类产品种领先，获得了广大用户的支持和信任。 中望CAD2012特色功能...
非完整约束技术资料
📦 资源总数：8646
📄 技术文档：3
💻 源代码：11832
🔌 电路图：2
🔥 非完整约束热门资料
查看全部8646个资源 »Verilog_HDL的基本语法详解（夏宇闻版）
Verilog_HDL的基本语法详解（夏宇闻版）:Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HD...
FPGA全局时钟约束(Xilinx)
FPGA全局时钟约束(Xilinx)...
Allegro印制电路板设计610
Cadence Allegro印制电路板设计610，作为Allegro系统互连设计平台的一个600系列产品，是一个完整的、高性能印制电路板设计套件。通过顶尖的技术，它为创建和编辑复杂、多层、高速、高密度的印制电路板设计提供了一个交互式、约束驱动的设计环境。它允许用户在设计过程的任意阶段定义、管理和验...
信号完整性知识基础(pdf)
现代的电子设计和芯片制造技术正在飞速发展，电子产品的复杂度、时钟和总线频率等等都呈快速上升趋势，但系统的电压却不断在减小，所有的这一切加上产品投放市场的时间要求给设计师带来了前所未有的巨大压力。要想保证产品的一次性成功就必须能预见设计中可能出现的各种问题，并及时给出合理的解决方案，对于高速的数字电路...
📄 非完整约束技术文档
查看更多 »💻 非完整约束源代码
查看更多 »📂 非完整约束资料分类