利用C++解决CAGD中的连续的三次B样条插值问题
上传时间： 2013-12-22
上传用户：silenthink
b样条插值滤波，是个很好的代码程序，有需要的尽管下啊
上传时间： 2016-03-04
上传用户：yy541071797
计算输入公式 字符转换器 例如（A+B）*c的值等
上传时间： 2014-01-11
上传用户：515414293
非均匀有理B样条的matlab程序，其中用到了C的混合编程。对于学习数据融合技术的人很有帮助！
上传时间： 2016-11-23
上传用户：huyiming139
编写拟合非均匀有理B样条曲线的程序，可以进行数据拟合
上传时间： 2017-08-21
上传用户：leixinzhuo
实验目的 通过上机实习,加深对语法制导翻译原理的理解,掌握将语法分析所识别的语法成分变换为中间代码的语义翻译方法. 实验要求 采用递归下降语法制导翻译法,对算术表达式、赋值语句进行语义分析并生成四元式序列。 实验的输入和输出 输入是语法分析提供的正确的单词串，输出为三地址指令形式的四元式序列。 例如：对于语句串 begin a:=2+3*4 x:=(a+b)/c end# 输出的三地址指令如下： （1） t1=3*4 （2） t2=2+t1 （3） a=t2 （4） t3=a+b （5） t4=t3/c （6） x=t4
上传时间： 2017-09-27
上传用户：hjshhyy
樣板 B 樹 ( B - tree ) 規則 : (1) 每個節點內元素個數在 [MIN,2*MIN] 之間, 但根節點元素個數為 [1,2*MIN] (2) 節點內元素由小排到大, 元素不重複 (3) 每個節點內的指標個數為元素個數加一 (4) 第 i 個指標所指向的子節點內的所有元素值皆小於父節點的第 i 個元素 (5) B 樹內的所有末端節點深度一樣
上传时间： 2017-05-14
上传用户：日光微澜
One of the most misunderstood constructs in the Verilog language is the nonblockingassignment. Even very experienced Verilog designers do not fully understand how nonblockingassignments are scheduled in an IEEE compliant Verilog simulator and do not understand whenand why nonblocking assignments should be used. This paper details how Verilog blocking andnonblocking assignments are scheduled, gives important coding guidelines to infer correctsynthesizable logic and details coding styles to avoid Verilog simulation race conditions
上传时间： 2013-10-17
上传用户：tb_6877751
One of the most misunderstood constructs in the Verilog language is the nonblockingassignment. Even very experienced Verilog designers do not fully understand how nonblockingassignments are scheduled in an IEEE compliant Verilog simulator and do not understand whenand why nonblocking assignments should be used. This paper details how Verilog blocking andnonblocking assignments are scheduled, gives important coding guidelines to infer correctsynthesizable logic and details coding styles to avoid Verilog simulation race conditions
上传时间： 2013-11-01
上传用户：xzt
如何给链表数组赋值，很适合初学数据结构的朋友。
标签： 数组
上传时间： 2013-12-27
上传用户：dragonhaixm
