CD--- | +-- \LPC2131工程模板 | +-- \Software&Driver | | | +-- \EasyARM.exe软件 | +-- \ISP软件(V2.2.1) | +-- EasyTJAG_Driver_V106.rar _______EasyJTAG驱动程序！ | +-- \出厂演示程序 | +-- \第1章－开发板硬件结构 | +-- \第2章－ADS集成开发环境及EasyJTAG仿真器使用 | +-- \第3章－LPC2131使用指南 | +-- \第4章－LPC2131功能部件 | +-- \第5章－LPC213x硬件结构 | +-- \下册实验例程 | +-- EasyARM2131功能介绍.pdf | +-- EasyARM2131教材目录.pdf | +-- LPC2000_FAQ.pdf | +-- 快速入门.pdf | +-- 周立功公司版权声明.pdf
标签： Software EasyARM Driver 2131
上传时间： 2014-01-08
上传用户：SimonQQ
UML设计核心的介绍，帮助你为面向对象开发系统的产品进行说明，可视化和编制文档。
上传时间： 2014-01-04
上传用户：
UML 是统一建模语言，是第三代用来为面向对象开发系统的产品进行说明、可视化和编制文档的方法。
上传时间： 2013-12-25
上传用户：xmsmh
基于ATMEGA16和DDS的信号发生器的代码，内含一个基于IAR集成开发环境的工程，可直接用IAR打开，编译并烧入单片机，是本人花了半个月的一个成果
上传时间： 2013-12-17
上传用户：qw12
设计并调试好一个能产生”梁祝”曲子的音乐发生器，并用EDA实验开发系统（拟采用的实验芯片的型号可选Altera的MAX7000系列的 EPM7128 CPLD ，FLEX10K系列的EPF10K10LC84-3 FPGA， ACEX1K系列的 EP1K30 FPGA，Xinlinx 的XC9500系列的XC95108 CPLD，Lattice的ispLSI1000系列的1032E CPLD）进行硬件验证。 设计思路 根据系统提供的时钟源引入一个12MHZ时钟的基准频率，对其进行各种分频系数的分频，产生符合某一音乐的频率，然后再引入4HZ的时钟为音乐的节拍控制，最后通过扬声器放出来。
上传时间： 2013-12-19
上传用户：阿四AIR
设计并调试好一个VGA彩条信号发生器，并用EDA实验开发系统（拟采用的实验芯片的型号可选Altera的MAX7000系列的 EPM7128 CPLD ，FLEX10K系列的EPF10K10LC84-3 FPGA， ACEX1K系列的 EP1K30 FPGA，Xinlinx 的XC9500系列的XC95108 CPLD，Lattice的ispLSI1000系列的1032E CPLD）进行硬件验证。 设计思路 由系统提供的时钟源引入扫描信号，根据VGA彩色显示器的工作原理，设计出各种颜色编码和行场扫描信号。将并口线从计算机并口与CPLD/FPGA适配板连接好，然后将VGA接口与彩色显示器连接好，彩条信号就可以在显示器中产生，通过按键可以改变产生彩条的方式，共六种彩条信号，两种横彩条，两种竖彩条，两种棋盘格。本实验运用层次化设计出VGA彩条信号发生器，由行场信号模块模块和彩条信号发生模块构成，彩条信号发生器的顶层原理图如图10.7 所示.
上传时间： 2016-12-27
上传用户：manking0408
本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点 结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给出了使用Verilog硬件描述语言进行数字逻辑设计的过程和方法,并且在QuartusⅡ的集成开发环境下编写HDL代码,进行综合 利用QuartusⅡ内部的仿真器对设计做脉冲响应仿真和验证。
上传时间： 2017-01-24
上传用户：Miyuki
本书以Visual C++6.0为基础，详细介绍了Visual C++6.0的集成开发环境
上传时间： 2017-01-31
上传用户：yiwen213
8位加法器VHDL源程序，实验题能够在EDA开发系统中运行
上传时间： 2013-12-29
上传用户：jhksyghr
这是使用Qt编写的一个程序，使用KDevelop集成开发环境写成，功能是截取自身的窗口内容。 压缩包中的“GrabWindow”可以直接运行。
上传时间： 2017-02-13
上传用户：ccclll
