数字电视近年来飞速发展，它最终取代模拟电视是一个必然趋势。可编程逻辑技术以及EDA技术的升温也带来了电子系统设计的巨大变革。本论文将迅速发展的FPGA技术应用于数字电视系统中，研究探讨了数字电视前端系统中的关键设备——传输流复用器的FPGA建模和实现，以及相关的关键技术。本论文首先介绍了数字电视的发展现状和前景，概述了数字电视前端系统的组成结构与关键技术，以及可编程逻辑技术的发展和优势。然后介绍了数字电视系统中的重要标准MPEG-2以及传输流复用器的原理和系统结构，并且从理论上阐述了复用器设计的关键技术：PSI重组和PCR调整。接着详细说明了如何运用创新思路，采用独特的硬件架构在一片FPGA上实现整个复用器的软件和硬件系统的方案，并且举例说明了复用器硬件逻辑设计中所运用的几个FPGA设计技巧。最后对本文进行总结，并提出了数字电视系统中复用器设备未来发展的设想。本文中介绍的基于SOPC的硬件复用器设计方案，将系统的软件和硬件集成在一款Altera公司新推出的低成本高密度cyclone系列FPGA上，并且将FPGA设计技巧运用于复用器的硬件逻辑设计中。整个设计方案不但简化了系统设计，而且实现了稳定，高速，低成本，可扩展性强的复用器系统。
上传时间： 2013-06-02
上传用户：gtzj
随着科学技术的发展，人们对生活质量的要求越来越高，在视听享受方面，家庭影院越来越普遍，便携式电子设备也日趋成熟。目前，人们对嵌入式媒体播放器的研究越来越广泛了，国内外已经出现了像MP3、MP4和智能手机等众多样式的便携式嵌入式媒体播放器。但由于种种环境及条件的限制，这些便携式的媒体播放器都只能播放单一的或几种固定的媒体格式，可扩展性都比较差；而现在随着应用的不断增多，越来越多的更先进的压缩算法被提出，导致了媒体格式的多样化，在这种情况下，必然要求嵌入式媒体播放器要适应多种格式。为此，通过对各种PC机上的播放器设计架构的研究与借鉴，在本文中主要在软件方面为嵌入式媒体播放器设计了一种可扩展性架构，并设计了播放器界面，实现了一些播放器的功能。 另外，在本文还介绍了一种基于嵌入式技术的多媒体播放器的系统设计方案。该系统主要是通过在嵌入式芯片上加载操作系统，同时扩充必要的接口，在操作系统的支持下，开发多媒体播放器。 在本文的整个系统设计过程中，采用了Intel公司的PXA270处理器芯片，外扩展了USB接口，定制并加载了Linux操作系统，在操作系统的支持下，对各个外扩的接口进行了驱动程序的编写，同时应用QT/Embedded开发了多媒体播放器的图形界面并实现了相应的功能，最后，图像既可显示在LCD显示屏上也可通过VGA接口显示在电脑显示屏上，声音信号则是通过PXA270处理器的IIS总线传给CODEC芯片，然后将其转换为模拟信号，进而通过音箱或者耳机等设备放出。
上传时间： 2013-06-19
上传用户：stvnash
现在，下一代嵌入式微处理器和软件面临着不断减小的产品寿命。而由此产生的缩短的研发周期则要求设计者能够在更短的时间内开发出更为复杂的处理器和软件。为了解决这个问题，嵌入式系统的仿真逐渐成为在新的可编程结构的开发中必不可少的工具。对于嵌入式系统仿真核心的指令集仿真器，由于普遍使用的解释型仿真器的性能较低，从十几年前开始，人们就开始了对编译型指令集仿真器的研究。但是，由于编译技术的限制，它从来没有能够在商业产品中推广。 ARM公司06年新推出的Cortex-M3系列芯片已经广泛应用在无线传感器网络等领域。本文将针对基于ARM Cortex-M3的嵌入式系统设计出一个仿真平台，以ARM Cortex-M3 所采用最新的Thumb-2 指令集作为目标指令集，设计了其仿真器，给出了一种优化的解释型指令仿真机。 1.首先介绍了Thumb-2 指令集的编程模型，包括目标指令集支持的处理器的模式、寄存器和存储器的组织。 2.其次建立了仿真平台。在平台的建立过程中，设计了结合编译技术速度和解释技术灵活性的仿真机；完成了Thumb-2 指令集体系结构的描述；实现了存储器接口，从而可以满足目标指令集对存储器的访问要求；介绍了ELF 文件格式，并设计了将ELF 文件中的指令和数据装入存储器的装载程序。 3.最后以一个基于ARM Cortex-M3 处理器的机器小车嵌入式系统为例，对仿真平台进行功能上的验证。
上传时间： 2013-07-19
上传用户：111111112
本文主要介绍了一种新型的 IC 卡读写终端的设计，IC 卡读写终端是一个单片机嵌入式应用系统。论文从IC 卡的国际标准入手，介绍了实现IC 卡数据存储的控制方法，并以西门子公司的SLE
上传时间： 2013-06-16
上传用户：洛木卓
本文介绍了DTMF 解码芯片MT8870 的功能和特点，给出了在解码器中与89C51 单片机的接口电路，说明了解码器的工作原理抗干扰措施。关键词：单片机抗干扰 DTMF 解码监控
上传时间： 2013-05-17
上传用户：tuilp1a
近年来,随着微电子技术的高速发展,数字图像压缩编码技术的逐渐成熟,实时图象处理在多媒体、HDTV、图像通信等领域有着越来越广泛的应用,图像压缩/解压的IC芯片也已成为多媒体技术的核心,实现这些算法芯片的研究成为信息产业的新热点.该文基于FPGA设计了JPEG图像压缩编解码芯片,通过改进算法优化结构,在合理地利用硬件资源的条件下,有效地挖掘出算法内在的并行性.在JPEG编码器设计中,改进了JEONG的DCT变换算法,采用流水线优化算法解决时间并行性问题,提高了DCT/IDCT模块的运算速度;设计了基于查找表结构的定点乘法器,便于在设计中共享乘法单元,以适应流水线设计的要求;依据Huffman编码表的规律性,采用并行查找表结构,用较少的存储单元完成Huffman编解码的运算,同时也提高了编解码速度.在JPEG解码器设计中,根据Huffman码字本身的特点和JPEG标准,设计了一种Huffman码字分组结构,基于该结构提出分组Huffman查找表及地址编码的设计方法,进而完成了新的快速Huffman解码算法及其模块设计.整个设计及其各个模块都在ALTERA公司的EDA工具QUARTUSII平台上进行了逻辑综合及功能和时序仿真.综合和仿真结果表明,基于FPGA的JPEG图像编解码芯片消耗很少的FPGA硬件资源,达到了较高的工作频率,在速度和资源利用率方面均达到了较优的状态,可满足实时JPEG图像编解码的要求.在逻辑设计的基础上,该设计可以进一步作硬件仿真和实验,将源代码烧录进FPGA芯片,作为独立器件或有自主知识产权的JPEG IP模块,应用于可视电话、手机和会议电视等低成本JPEG编解码系统的实现.
上传时间： 2013-05-31
上传用户：yuying4000
LDPC(低密度奇偶校验码)编码是提高通信质量和数据传输速率的关键技术。LDPC码应用于实际通信系统是本课题的研究重点。实际通信要求在LDPC码长尽量短、码率尽量高及硬件可实现的前提下，结合连续相位MSK调制，满足归一化信噪比SNR=2dB时，系统误码率低于10-4。根据课题背景，本文主要研究基于FPGA的LDPC编码器设计与实现。 LDPC码的编码复杂度往往与其帧长的平方成正比，编码复杂度大，成为编码硬件实现的一个障碍；论文针对实际系统的预期指标，通过对多种矩阵构造算法的预选方案及影响LDPC码性能参数仿真分析，基于1/2码率，1024和2048两种帧长，设计了三种编码器的备选方案，分别为直接下三角编码器，串行准循环编码器和二阶准循环编码器。 对于每种编码器，分别设计了其整体结构，并对每种编码器的功能模块进行深入研究，设计完成后利用第3方软件MODELSIM对编码器进行了时序仿真；根据时序仿真结果和综合报告对三种编码方案进行比较，最终选择串行准循环编码器作为硬件实现的编码方案。 最后，在FPGA中硬件实现了串行准循环编码器并对其进行测试，利用MATLAB仿真程序和串口通信工具最终验证了这种编码器的正确性和硬件可实现性。
上传时间： 2013-08-02
上传用户：林鱼2016
ARM微处理器的应用已经遍及工业控制、消费类电子产品、通信系统、网络系统、无线系统等各类产品市场，占领了32位RISC微处理器75％以上的市场份额。 本文设计的基于JTAG接口的ARM编程器，以ARM微处理器作为CPU，利用其JTAG接口对Flash在线编程的技术，给以ARM为内核的应用板(数控系统硬件平台)进行快速软件升级。在分析相关技术的基础上，给出了系统的总体设计方案，设计了系统的硬件和软件。 首先详细分析了JTAG技术、USB技术和Modem通信原理。编程器以USB口和RS-232口作为通信接口，以JTAG接口作为调试接口和编程接口。 其次，在分析编程器需求的基础上，给出了系统的总体设计方案，选择了主要的部件。系统硬件的核心部件采用了Philips LPC2144ARM芯片，扩展了JTAG接口、USB接口、Modem接口，同时又构造出了一个JTAG接口。该芯片具有SPI总线，采用与SPI兼容的外部Flash作为存储器。编程器软件在ADS集成开发环境下开发调试。 最后，对编程器技术实现上的不足作了分析和编程器设计的不完善之处作了总结，并对编程器的发展趋势作了探讨和展望。
上传时间： 2013-06-16
上传用户：mylinden
数字语音通信是当前信息产业中发展最快、普及面最广的业务。语音信号压缩编码是数字语音信号处理的一个方面，它和通信领域联系最为密切。在现有的语音编码中，美国联邦标准混合激励线性预测（MELP—Mixed Excited Linear Prediction）算法在2．4kb/s的码率下取得了较好的语音质量，具有广阔的应用前景。 FPGA作为一种快速、高效的硬件平台在数字信号处理和通信领域具有着独特的优势。现代大容量、高速度的FPGA一般都内嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模块。用FPGA来实现数字信号处理可以很好地解决并行性和速度问题，而且其灵活的可配置特性，使得FPGA构成的DSP系统非常易于修改、测试及硬件升级。 本论文阐述了一种基于FPGA的混合激励线性预测声码器的研究与设计。首先介绍了语音编码研究的发展状况以及低速率语音编码研究的意义，接着在对MELP算法进行深入分析的基础上，提出了利用DSP Builder在Matlab中建模的思路及实现过程，最后本文把重点放在MELP声码器的编解码器设计上，利用DSP Builder、QuartusⅡ分别设计了其中的滤波器、分帧加窗处理、线性预测分析等关键模块。 在Simulink环境下运用SignalCompiler对编解码系统进行功能仿真，为了便于仿真，系统中没有设计的模块在Simulink中用数学模型代替，仿真结果表明，合成语音信号与原始信号很好的拟合，系统编解码后语音质量基本良好。
上传时间： 2013-06-02
上传用户：lili1990
本文以Turbo码编译码器的FPGA实现为目标，对Turbo码的编译码算法和用硬件语言将其实现进行了深入的研究。 首先，在理论上对Turbo码的编译码原理进行了介绍，确定了Max-log-MAF算法的译码算法，结合CCSDS标准，在实现编码器时，针对标准中给定的帧长、码率与交织算法，以及伪随机序列模块与帧同步模块，提出了相应解决方案；而在相应的译码器设计中，采用了FPGA设计中“自上而下”的设计方法，权衡硬件实现复杂度与处理时延等因素，优先考虑面积因素，提高元件的重复利用率和降低电路复杂度，来实现Turbo码的Max-log-MAP算法译码。把整个系统分割成不同的功能模块，分别阐述了实现过程。 然后，基于Verilog HDL 设计出12位固点数据的Turbo编译码器以及仿真验证平台，与用Matlab语言设计的相同指标的浮点数据译码器进行性能比较，得到该设计的功能验证。 最后，研究了Tuxbo码译码器几项最新技术，如滑动窗译码，归一化处理，停止迭代技术结合流水线电路设计，将改进后的译码器与先前设计的译码器分别在ISE开发环境中针对目标器件xilinx Virtex-Ⅱ500进行电路综合，证实了这些改进技术能有效地提高译码器的吞吐量，减少译码时延和存储器面积从而降低功耗。
上传时间： 2013-04-24
上传用户：haohaoxuexi
