vhdl 测试向量含测试向量(Test Bench)和波形产生:VHDL实例---相应加法器的测试向量(test bench).txt
上传时间: 2015-05-13
上传用户:天涯
16位高速加法器,采用verilog语言编写,已经成功仿真,能够运行
标签: 加法器
上传时间: 2013-12-24
上传用户:aix008
veilog实现的状态机乘法器.可以参考
上传时间: 2013-12-31
上传用户:yulg
用于恢复已误除的东东,很好用的,可以
标签:
上传时间: 2015-05-14
上传用户:talenthn
该源码实现了一个8*8位的乘法器,在实现的过程中用到了宏单元
上传时间: 2013-12-28
上传用户:bakdesec
flash的擦除和写程序参考代码。各位大侠可以根据自己的情况修改即可以使用了
上传时间: 2013-12-23
上传用户:cccole0605
布斯乘法器的VHDL程序,下載後直接解壓縮複製貼上到你的EDATOOL就可以.
上传时间: 2015-05-20
上传用户:zycidjl
这是用vhdl编写的四位加法器,请多指教
上传时间: 2013-12-11
上传用户:yepeng139
基于maxplus2的八位加法器,已经通过仿真
上传时间: 2014-01-19
上传用户:cc1
数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述,集成在一个模块中,提供VHDL源程序供大家学习和讨论。
上传时间: 2014-08-30
上传用户:yan2267246