基于fpga的JPEG编解码器设计
基于fpga的JPEG编解码器设计,采用流水线优化解决时间并行性问题,提高DCT/IDCT模块的运行速度。...
基于fpga的JPEG编解码器设计,采用流水线优化解决时间并行性问题,提高DCT/IDCT模块的运行速度。...
用CPLD控制曼彻斯特编解码器,很详细的文字说明。...
摘要本文介绍了一种用CPLD设计GPS数字通道相关器中C/A码产生嚣的方法,详细分析了设计原理并给出了相应的仿真结果.这种设计方法已在我们研制的GPS,GLONASS兼容机中得到实际应用。...
dsp下载器cpld程序\r\n感兴趣的朋友可以下来...
JPEG2000分数位平面编码器的fpga电路实现...
本人编写的FPGA光电编码器输入模块,没有实验,但仿真基本实现,希望有参考价值....
论文格式,内含Viterbi编解码器的完整vhdl代码,文件为.nh格式...
基于CPLD-FPGA的半整数分频器的设计,用于设计EDA...
数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述,集成在一个模块中,提供VHDL源程序供大家学习和讨论。\r\n...
半整数分频器电路的VHDL源程序,供大家学习和讨论。\r\n...