常用算法：链表的操作、队列的应用、堆栈的应用、串的应用、树的基本操作、冒泡排序、堆排序、归并排序、磁盘文件排序、顺序查找、二分查找、树的动态查找、二分法求解方程、牛顿迭代求解方程、弦截法求解方程、拉格朗日插值、最小二乘法拟合、辛普生数值积分、改进欧拉法、龙格-库塔算法、高斯消去法、正定矩阵求逆算法
上传时间： 2014-03-11
上传用户：woshiayin
FCFS 时间片轮转 时间片 轮转法 调度的算法 最高优先数算法基本思想 多级反馈队列调度实现思想 最高优先数调度算法（PCB）
上传时间： 2014-02-15
上传用户：evil
里面涉及了数据结构中的链表、队列和栈的一些知识和算法，希望对朋友们有所帮助。
上传时间： 2013-12-25
上传用户：stella2015
针对链式或顺序存储的线性表实现指定的操作 使用栈或队列解决一个应用问题 实现对二叉树的一个指定的操作或用二叉树解决一应用问题 实现对图的一个指定的操作或用图解决一个应用问题 查找算法设计 排序算法设计
上传时间： 2013-12-10
上传用户：Altman
数据结构十日谈 第一日 绪论 第二日 算法的描述和分析 第三日 线性表 第四日 栈和队列 第五日 串 第六日 数组 第七日 树 第八日 图 第九日 查找 第十日 排序
上传时间： 2013-12-15
上传用户：牛津鞋
《数据结构与算法入门导学》 第一章 概论 第二章 线性表 第三章 栈和队列 第四章 串 第五章 多维数组和广义 表 第六章 树 第七章 图 第八章 排序 第九章 查找 第十章 文件
上传时间： 2017-06-05
上传用户：fredguo
CPU调度算法---模拟OS所使用的所有调度算法,包括创建一个kernel,PCB,队列，调度器等。
上传时间： 2017-06-22
上传用户：er1219
java版数据结构与算法,包括栈,队列，树等算法
上传时间： 2014-01-20
上传用户：851197153
AES是美国于2000年10月份确立的高级加密标准，该标准的反馈链路模式AESCBC加密算法，用于在IPSec中替代DESCBC和3DESCBC。 加密是安全数据网络的关键，要保证在公众网上传输的信息不被窃取和偷听，必须对数据进行加密。在不影响网络性能的前提下，快速实现数据加密/解密，对于开发高性能的安全路由器、安全网关等对数据处理速度要求高的通信设备具有重要的意义。 在目前可查询的基于FPGA技术实现AESCBC的设计中，最快的加/解密速度达到700Mbps/400MHZ。商用CPU奔腾4主频3.06，用汇编语言编写程序，全部资源用于加密解密，最快的加密解密速度可以达到1.4Gbps。但根据国外测试结果表明，即使开发的路由器本身就基于高性能的双64位MIPS网络处理器，软件加密解决方案仅能达到路由器所要求的最低吞吐速率600Mbps。 本文首先研究分析了目前几种实现AESCBC的方法有缺点的情况下，在深入研究影响硬件快速实现AESCBC难点基础上，设计出一种适应于报文加密解密的硬件快速实现AESCBC的方案，在设计中采用加密解密和密钥展开并行工作，实现了在线提供子密钥。在解密中采用了双队列技术，实现了报文解密和子密钥展开协调工作，提高了解密速度。 本文在quartus全面仿真设计方案的基础上，全面验证了硬件实现AESCBC方案的正确性，全面分析了本设计加密解密的性能。并且针对设计中的流水线效率低的问题，提出改善流水线性能的方案，设计出报文级并行加密解密方案，并且给出了硬件实现VPN的初步方案。实现了单一模块加密速度达到1.16Gbps，单一模块解密速度达到900Mbps，多个模块并行工作加密解密速度达到6.4Gbps。 论文最后给出了总结与展望。目前实现的AESCBC算法，只能通过仿真验证其功能的正确性，还需要下载到芯片上做进一步的验证。要用硬件实现整个IPSec，还要进一步开发基于FPGA的技术。总之，为了适应路由器发展的需求，还有很多技术需要研究。
上传时间： 2013-05-29
上传用户：wangzhen1990
随着现代互联网规模的不断扩大，网络数据流量迅速增长，传统的路由器已经无法满足网络的交换和路由需求。当前，新一代路由器普遍利用了交换式路由技术，通过使用交换背板以充分利用公共通信链路，有效的提高了链路的利用率，并使各通信节点的并行通信成为可能。硬件系统设计中结合了专用网络处理器，可编程器件各自的特点，采用了基于ASIC，FPGA，CPLD硬件结构模块化的设计方法。基于ASIC技术体系的GSR的出现，使得路由器的性能大大提高。但是，这种路由器主要满足数据业务(文字，图象)的传送要求，不能解决全业务(语音，数据，视频)数据传送的需要。随着网络规模的扩大，矛盾越来越突出，而基于网络处理器技术的新一代路由器，从理论上提出了解决GSR所存在问题的解决方案。 基于网络路由器技术实现的路由器，采用交换FPGA芯片硬件实现的方式，对路由器内部各种单播、多播数据包进行路由转发，实现网络路由器与外部数据收发芯片的数据通信。本文主要针对路由器内部交换FPGA芯片数据转发流程的特点，分析研究了传统交换FPGA所采用的交换算法，针对简单FIFO算法所产生的线头阻塞现象，结合虚拟输出队列(VOQ)机制及队列仲裁算法(RRM)的特点，并根据实际设计中各外围接口芯片，给出了一种消除数据转发过程中出现的线头阻塞的iSLIP改进算法。针对实际网络单播、多播数据包在数据转发处理过程的不同，给出了实际的解决方案。并对FPGA外部SSRAM包缓存带宽的利用，数据转发的包乱序现象及FPGA内部环回数据包的处理流程作了分析并提出了解决方案，有效的提高了路由器数据交换性能。 根据设计方案所采用的算法的实现方式，结合FPGA内部部分关键模块的功能特点及性能要求，给出了交换FPGA内部可用BlockRam资源合理的分配方案及部分模块的设计实现，满足了实际的设计要求。所有处理模块均在xilinx公司的FPGA芯片中实现。
上传时间： 2013-04-24
上传用户：牛布牛
