基于FPGA的数字三相锁相环的优化设计
数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的...
闩锁效应技术资料
📦 资源总数：1781
📄 技术文档：1
💻 源代码：2355
闩锁效应（Latch-up）是CMOS集成电路中一个重要的问题，这种问题会导致芯片功能的混乱或者电路直接无法工作甚至烧毁。
🔥 闩锁效应热门资料
查看全部1781个资源 »基于FPGA的全数字锁相环路的设计
介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细描述了其工作原理和设计思想，并用可编程逻辑器件FPGA加以实面。...
一种基于TMS320F2812的软件锁相环实现方法_刘翔
DSP 实现软件锁相环...
软件锁相环的设计与应用_屈强
软件锁相环设计相关资料料...
课程设计——4路互锁开关
四路互锁开关，在电路常用到。...
📄 闩锁效应技术文档
查看更多 »💻 闩锁效应源代码
查看更多 »📂 闩锁效应资料分类