SPI接口实险，动态LED数据管显示实验。 1、程序通过SPI接口输出数据到HC595芯片驱动LED数据管简单显示。 2、动态调度由片内定时器1中断产生，中断周期为5mS。 3、内部1 M晶振，程序采用单任务方式，软件延时。 4、进行此实验请插上JP1的所有8个短路块，JP6(SPI_EN)短路块。
上传时间： 2013-06-30
上传用户：gokk
AVR单片机I2C总线实验。 1、用24C02记录CPU启动次数，并在PB口上显示出来。 2、内部1 M晶振，程序采用单任务方式，软件延时。 3、进行此实验请插上JP1的所有8个短路块，JP7(LED_EN)/PC0/PC1短路块。 4、通过此实验，可以I2C总线操作有个初步认识。
上传时间： 2013-07-28
上传用户：cylnpy
SPI接口实险，LED数据管显示。 1、程序通过SPI接口输出数据到HC595芯片驱动LED数据管简单显示。 2、内部1 M晶振，程序采用单任务方式，软件延时。 3、进行此实验请插上JP1的所有8个短路块，JP6(SPI_EN)短路块。
上传时间： 2013-06-29
上传用户：123啊
以谐波抑制，无功补偿为主要功能的有源电力滤波器的基本理论已经成熟，但是市场尚无成熟的谐波有源抑制产品，同时电网谐波问题日益突出，因此需要对有源电力滤波器进行产业化应用研究。并联有源电力滤波器以其安装、维护方便，成为商用化产品的主流。所以本文针对并联有源电力滤波器，展开产业化应用研究。 本文研究工作首先由如下工程问题引出：并联有源电力滤波器在补偿办公楼电气负载产生的谐波电流时，会出现谐波放大现象。办公楼电气负载主要是计算机、开关电源、不间断电源、电压型变频器等，这些都是电压型谐波源．本文以电容滤波型整流电路（电压型谐波源）的分析作为切入点，基于“分段线性化”方法，对并联有源电力滤波器补偿电容滤波型整流负载进行了稳态分析，得到系统的电流和电压波形，进而获得其频谱特性。通过本文所述稳态分析方法，可以从理论上理解并联有源电力滤波器补偿电容滤波型整流负载的工作过程，对有源电力滤波器的应用研究具有重要的理论和实际意义。 本文在分析办公楼负载电气特性的基础上，建立了有源电力滤波器补偿容性负载的简化模型，依据该模型分析了负载中容性元件的电容值与谐波电流放大之间的关系；为了克服谐波放大现象，本文首先通过负载电流采样环节后加装滤波器的方式，将电流谐振频率分量从采样值中滤除，虽然达到了抑制谐波放大的目的，但是由于延时的引入，使得补偿后网侧电流畸变率（THD）急剧升高；然后根据这一思路，采用基于快速傅立叶变换（FFT）的有选择谐波补偿方法将电流谐振频率分量从负载电流采样值中滤除，使得系统在谐振频率处变为开环控制，使系统稳定。经过对办公楼负载的实际并网谐波补偿实验证明基于FFT的有选择谐波补偿方法对于抑制谐波放大是有效的。本创新点的研究工作对于实际工程应用具有参考价值。 为了满足大容量的谐波抑制要求，本文提出了模块化有源电力滤波器并联补偿方案，该方案的特点是模块化结构及N+1冗余并联控制策略、主从总线结构及主机产生、负载电流检测方案以及并联均流策略。主机产生及负载电流检测是这一并联方案的突出特点，体现了本文的创新性工作。本文还对多模块并联系统进行了建模和稳定性研究；依据模块化并联补偿方案，在省科技计划重点项目的支持下，对有源电力滤波器进行产业化研究，从项目方案、设计、器件选型，样机调试、满功率运行及性能检测、楼宇负载与工业负载的实际并网实验，直至工业样机定型，对有源电力滤波器的产业化应用研究起了较大的推进作用，支撑项目目前已经有定型的工业化产品推出。 全文围绕上述三个方面展开，章节分排如下：（1）第一章从实际应用角度，总结阐述了有源电力滤波技术在谐波检测、电流跟踪控制、拓扑结构三个方面的研究进展；（2）第二章对并联有源电力滤波器补偿电容滤波型整流负载进行了稳态分析；（3）第三章分析了有源电力滤波器补偿容性负载时出现的谐波放大现象，并利用FFT方法使得系统在谐振频率处变为开环控制，达到抑制谐波放大的目的；（4）第四章、第五章提出有源电力滤波器模块化并联方案，并详细说明了模块化并联系统的设计和实验；（5）第六章对全文进行了总结，并对今后的研究工作进行了展望。
上传时间： 2013-04-24
上传用户：JANEM
电力电子系统的集成化是现今电力电子技术发展的趋势，系统的模块化和标准化技术是目前电力电子领域的重要研究方向。研究基于电力电子网络的变流系统，对复杂电力电子装置的系统级集成具有重要意义，是电力电子系统集成技术的基本组成部分。本文从变流系统的功率流和信息流双重分布性的角度出发。对电力电子系统网络（Power Electronics System Network，PES—Net）的模型和变流系统的通信需求进行分析，提出实时电力电子系统网络（Real—time power electronics system network，RT—PES—Net）；并对基于新网络的分布式控制及管理方案和模块化软件方案等内容进行系统的研究，提出基于栈操作的实时软件构建方案。本文的研究将为变流系统的控制结构和软件方案标准化提供参考和理论依据，为应用系统的集成提供解决方案。 复杂中大功率变流系统是网络化分布式控制系统的应用对象。首先，论文以复杂系统为研究对象，分析了应用系统的功率流和信息流在空间结构上的对偶关系和双重分布的特性；在电力电子集成模块（Power Electronics Building Blocks，PEBB）的基础上，研究了变流系统的网络化分布式控制方案，并得出系统组构的初步构想，总结出适合复杂电力电子系统集成的标准化理论。 接着，论文对电力电子网络模型进行了研究。分析了现有各类总线网络和目前用于电力电子应用系统的网络，从结构、速率和协议等各个方面将两类网络进行了系统的对比。明确了电力电子系统网络（PES—Net）的定义，分析并总结复杂电力电子实时系统所需网络必需具备的条件。根据现有网络技术背景，综合控制结构和网络需求，提出了电力电子系统网络（PES—Net）的模型。 为满足变流系统的实时控制，论文对分布式控制结构的通信需求进行了研究。以网络控制系统（Networked Control System，NCS）为背景，对变流器系统控制信息延时因素进行了分析；通过对典型电力电予系统的分析，归纳和总结了系统的控制功能和控制内容，对系统不同层次的控制任务进行了响应时间需求分析和网络的分层配置；通过对仿真结果的分析，研究了应用系统内模块控制信息延时对不同应用系统的性能影响和对开关频率的限制。根据变流系统对控制延时的接受程度，将电力电子复杂系统归为两大类：1）零延时系统；2）定延时系统。针对上述两类系统，论文给出了电力电子网络（PES—Net）的通道容量和应用系统开关周期的计算方法。 论文对开放式、分布式的电力电子系统网络（PES—Net）的硬件组成和同步方案进行了研究，提出新的实时网络和系统级集成方案。根据主节点和从节点的控制任务需求，分别从功能和系统结构的角度对开放式网络的硬件构成进行研究；根据控制系统的接口需求分析，对节点的通用性设计进行重点讨论。针对网络的同步问题，本文分析了简单有效的解决方法，即基于数据结构的同步补偿方案；此外，论文提出基于实时高速电力电子系统同络（RT-PES-Net）的同步方案，研究适合变流器实时控制的网络结构和相应的硬件配置。根据应用控制和通信系统所需的各种操作，论文对实时网络的管理进行了讨论，研究了信息帧管理和相应的硬件设置，并对各种工作模式下所需的通信时间进行了计算和比较。基于实时网络系统及其管理方案，论文给出了组构以PEBB为基础的变流系统的方案。 论文对基于RT-PES-Net的模块化软件方案进行了研究。首先，将控制软件与功率硬件进行解耦，使得软件设计与硬件部分分离。在分析电力电子软件特性的前提下，论文提出基于栈操作的模块化软件方案，增加子程序实时构件的内聚性；对软件模块化的通用性进行研究，分析模块接口参数和变量的申明和配置，并研究参数的定标，对构件进行分类；分析子程序实时构件在执行速度上的优点。论文对电力电子系统控制软件（Powerr Electronics System Control Software，PES-CS）的组构和集成进行研究，简化软件主框架。 最后，论文分别对RT-PES-Net和模块化软件方案进行了相应的实验研究和分析。论文对提出的实时电力电子系统网络（RT-PES-Net）进行了通信实验，将新网络拓扑对变流系统的延时影响与旧网络系统的延时影响进行比较，总结新网络系统在控制实时性、提高开关频率、网络可扩展性和管理灵活度等方面的优势。论文针对RT-PES-Net进行应用研究，验证该网络可解决网络通信失步所造成的问题。论文对基于通用型实时构件和栈操作的模块化软件方案进行实验验证，为标准化软件库的建立和系统级集成提供参考方案。 网络化的控制结构研究是复杂电力电子系统级集成研究的关键。本课题针对复杂变流系统提出了实时电力电子系统网络（RT-PES-Net），并以该网络为基础对分布式控制结构及相应的网络化管理方案和模块化软件方案展开一系列研究，为电力电子控制系统提供标准化、开放式的网络参考体系，并以此结构来快速构建终端复杂变流系统，为实现标准的应用系统组构提供参考方案，有助于解决电力电子标准化推广所面临的难题。论文为应用系统的即插即用和动态重构提供了研究基础，从而为最终实现复杂变流器的应用系统级集成提供系统化的理论和方法依据。同时，论文的研究开拓了电力电子系统集成和标准化研究的一个新方向。
上传时间： 2013-06-15
上传用户：silenthink
高压变频调速技术节能效果显著，多电平逆变器是其常用的一种电路拓扑形式。三电平逆变器能降低功率器件耐压要求、降低谐波含量，普遍地采用电压空间矢量脉宽调制的控制策略。将DSP数字控制技术应用于三电平逆变器不仅简化了系统的硬件结构，提高系统性能，还可以实现系统的优化控制。 本文首先简要介绍了三电平逆变器的拓扑结构和控制策略，并阐述了二极管箝位式三电平逆变器电路结构和电压空间矢量脉宽调制控制策略的实现方法。在此基础上，通过对逆变器的工作过程分析，建立了逆变器的数学模型。并提出了一种能控制逆变器直流侧电容中点电位平衡并且能降低开关损耗的电压空间矢量脉宽调制方法。 本文在综述人工神经网络技术的基础上，提出一种基于复合人工神经网络的电压空间矢量脉宽调制算法，充分利用人工神经网络的快速并行处理能力、学习能力，缩短了计算时间，降低了由控制延时引起的谐波成分。最后在MATIAB/Simulink环境下，结合ANN工具箱建立了仿真模型。仿真结果证明了基于复合人工神经网络算法的可行性。 本文进行了三电平逆变器的主电路、开关器件驱动电路、电流电压检测电路和保护电路等的设计。根据三电平逆变器主电路功率开关多，驱动信号不能共地的特点，本文设计一种利用光耦隔离驱动功率开关器件的驱动保护电路，降低电磁干扰，并在过流等异常情况下实时保护功率开关器件。最后以TMS320LF2407DSP为数字控制平台，实现了三电平逆变器的电压空间矢量脉宽调制控制策略。
上传时间： 2013-07-07
上传用户：natopsi
作为性能优异的纠错编码，Turbo码自诞生以来就一直受到理论界以及工程应用界的关注。TD—SCDMA是我国拥有自主知识产权的3G通信标准，该标准把Turbo码是作为前向纠错体制，但Turbo码的译码算法比较复杂并且需要多次迭代，这造成Turbo码译码延时大，译码速度慢，因此限制了Turbo码的实际应用。因此有必要研究如何将现有的Turbo码译码算法进行简化，加速，使其转化成为适合在硬件上实现的算法，将实验室的理论研究成果转化成为硬件产品。 论文主要的研究内容有以下两点： 其一，提出信道自适应迭代译码方案。在事先设定最大迭代次数的情况下，自适应Turbo码译码算法能够根据信道的变化自动调整迭代次数。 仿真结果表明：该自适应迭代译码方案能够根据信道的变化自动调整迭代次数，在保证译码性能基本上没有损失的情况下，有效减少译码时间，明显提高译码速度。 其二，根据得到的信道自适应迭代译码方案，借助Xilinx公司Spartan3 FPGA硬件平台，使用Verilog硬件描述语言，将用C/C++语言写成的信道自适应迭代译码算法转化成为硬件设计实现，得到硬件电路，并对得到的译码器硬件电路进行测试。 测试结果表明：随着信道的变化，硬件电路的译码速度也随之自动变化，信噪比越高译码速度越快，并且硬件译码器性能（误比特率）与实验仿真基本一致。
上传时间： 2013-05-31
上传用户：huyiming139
扩频通信系统与常规的通信系统相比，具有很强的抗窄带干扰，抗多径干扰，抗人为干扰的能力，并具有信息隐蔽、多址保密通信等优点，在近年来得到了迅速的发展。论文针对直扩通信系统中伪码和载波同步问题而展开，研究了直扩系统的结构、性能及完成了相关参数的计算，改进了包络算法，设计了解扩和解调器，最后用ISE9.1实现了解扩和解调器的仿真波形，验证了设计的正确性。 论文研究了扩频通信系统的特点、国内外发展现状及理论基础，完成了DS-QPSK接收机的解扩器和解调器的设计与实现。解扩器主要围绕着伪码的捕获与跟踪这一核心，分析了解扩器的结构、性能及其完成了相关参数的计算，完成了数字下变频器、伪码发生电路、伪码相关积分提取电路、多通道快码捕获电路、伪码跟踪鉴相电路、伪码时钟调整电路的设计，并在ISE9.1编程综合得到仿真结果，验证了设计的正确性。由于相关积分包络算法是整个系统的基础和核心，为了减少时延和系统所占硬件资源，改进了包络算法并得到了仿真验证。结果表明，它不但减少了硬件资源的占用、缩短了延时，而且对整个系统的优化起着决定性的作用。论文给出了伪码同步的仿真结果及资源占用情况，有力地说明了解扩器占用资源少、时延短等特点。 解调器研究了频偏及载波相位误差对信号的影响及同步方案，完成了数控振荡器、反正切鉴频器、环路滤波器的设计并得到了相关的仿真波形，实现了载波的跟踪，给出了仿真结果及资源占用情况，对系统实现过程中的一些经验进行了总结。最后是对论文工作的一些总结和对今后工作的展望。
上传时间： 2013-06-13
上传用户：924484786
GSM是全球使用最为广泛的一种无线通信标准，不仅在民用领域，也在铁路GSM-R等专用领域发挥着极为重要的作用。由于无线信道具有瑞利衰落和延时效应，在通信系统的收发两端也存在不完全匹配等未知因素，因此接收的信号叠加有各种误差因素的影响。GSM接收机的实现离不开系统的同步，为了得到更好的同步质量，就必须对GSM基带同步技术进行研究，选择一种最合适的同步算法。GSM的同步既有时间同步，也有频率同步。 @@ 软件无线电是当前通信领域引入注目的热点之一。长期以来，GSM的接收和解调都是由专用的ASIC芯片来完成的，通过软件来实现GSM接收机的基带算法，体现了软件无线电技术的思想，选择用它们来实现的GSM接收机具有灵活、可靠、扩展性好的优点。 @@ 论文主要讨论GSM接收机同步算法与基于FPGA和DSP的GSM接收机设计， @@ 主要内容包括： @@ 通过相关理论知识的学习，设计验证了GSM基带同步算法。对FB时间同步，讨论了包络检测和FFT变换两种不同的方法；对SB时间同步，介绍实相关和复相关两种方法；对频率同步，给出了一种对FB运用相关运算来精确估计频率误差的算法。 @@ 设计了使用GSM射频收发芯片RDA6210并通过实验室的ALTERA EP3C25FPGA开发板进行控制的GSM射频端的解决方案，论文对RDA6210的性能和控制方式进行了详细的介绍，设计了芯片的控制模块，得到了下变频后的GSM基带信号。 @@ 设计了基于RF前端+FPGA的GSM接收机方案。利用ALTERA EP2S180开发平台来完成基带数据的处理。针对ALTERA EP2S180开发平台模数转换器AD9433的特点使用THS4501设计了单独的差分运算放大器模块；设计了平台的数据存储方案并将该平台得到的基带采样数据用于同步算法的仿真。 @@ 设计了基于RF前端+DSP的GSM接收机方案。利用模数转换器AD9243、FPGA芯片和TMS320C6416TDSP芯片来完成基带数据的处理。设计了McBSP+EDMA传输的数据存储方案。 @@ 给出了接收机硬件测试的结果，从多方面验证了所设计硬件平台的可靠性。 @@关键词：GSM接收机；同步；RF； FPGA；DSP；
上传时间： 2013-07-01
上传用户：sh19831212
随着信息时代的到来，用户对数据保护和传输可靠性的要求也在不断提高。由于信道衰落，信号经信道传输后，到达接收端不可避免地会受到干扰而出现信号失真。因此需要采用差错控制技术来检测和纠正由信道失真引起的信息传输错误。RS（Reed—Solomon）码是差错控制领域中一类重要的线性分组码，由于它编解码结构相对固定，性能强，不但可以纠正随机差错，而且对突发错误的纠错能力也很强，被广泛应用在数字通信、数据存储系统中，以满足对数据传输通道可靠性的要求。因此设计一款高性能的RS编解码器不但具有很大的应用意义，而且具有相当大的经济价值。 本文首先介绍了线形分组码及其子码循环码、BCH码的基础理论知识，重点介绍了BCH码的重要分支RS码的常用编解码算法。由于其算法在有限域上进行，接着介绍了有限域的有关理论。基于RS码传统的单倍结构，本文提出了一种八倍并行编码及九倍并行解码方案，并用Verilog HDL语言实现。其中编码器基于传统的线性反馈移位寄存器除法电路并进行八倍并行扩展，译码器关键方程求解模块基于修正的欧几里德算法设计了一种便于硬件实现的脉动关键方程求解结构，其他模块均采用九倍并行实现。由于进行了超前运算、流水线及并行处理，使编解码的数据吞吐量大为提高，同时延时更小。 本论文设计了C++仿真平台，并与HDL代码结果进行了对比验证。Verilog HDL代码经过modelsim仿真验证，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上进行综合验证以及静态时序分析，综合软件为QUATURSⅡ V8．0。验证及测试表明，本设计在满足编解码基本功能的基础上，能够实现数据的高吞吐量和低延时传输，达到性能指标要求。本论文在基于FPGA的RS（255，223）编解码器的高速并行实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：思琦琦
