错码
共 91 篇文章
错码 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 91 篇文章，持续更新中。
循环码编译码的实现
循环码是一类很重要的线性分组码纠错码类，循环码的主要优点是编、译码器较简单，编码和译码能用同样的反馈移存器重构，在多余度相同的条件下检测能力较强，不检测的错误概率随多余度增加按指数下降。另外由于循环码具有特殊的代数结构，使得循环码的编、译码电路易于在微机上通过算法软件实现。
一种基于DSP的新型纠错码的设计与实现
· 摘要： 在基于DSP的通信系统中,由于纠错码的复杂性,译码算法要占用DSP大量的时间和资源.针对此问题,该文设计了一种新型的纽带纠错码--Tach码.利用DSP移位指令,通过左右移位进行编解码.介绍了纽带纠错码的编码和译码算法,并与经典的Hamming码、BCH码和RS码进行了纠错性能比较.仿真和分析表明纽带纠错码在与其他码性能相当的情况下,译码简单,不需要占用存储器去存
基于TMS320C54X的RS+交织+卷积的级联纠错码
· 摘要： 纠错编码被广泛应用在各种数字通信、数字广播和数字存储系统中.随着单片机、DSP和FPGA等器件的发展,越来越容易在各种通用硬件平台上实现纠错编码.本文基于TI的54系列DSP,实现由常用RS码、卷积编码、Viterbi解码、交织技术构成的级联码,并提供编码原理和实现方案.
基于极大后验概率的高容错码速调整恢复算法
针对高误码信道环境下的数字分接中的码速恢复问题，提出一种高容错码速恢复算法——高容错预测算法。该算法利用二次群码速调整的先验统计知识以及码速调整指示码的后验反馈信息，对当前帧的码速调整的预测放在一条连
基于FPGA技术的纠错码研究
纠错码理论的中心任务是设计出编码效率高、抗干扰性能好而编译码设备又较简单的纠错码。本文主要关注纠错码中的线性分组码，因为线性分组码是分组码中最重要的一类码，是讨论各类码的基础，文中重点研究的循环纠错码和LDPC码就属于线性分组码。 鉴于采用硬件描述语言VHDL进行设计输入的优点，首先给出了基于VHDL的一种系统循环码编码器、译码器，以及m序列发生器的实现办法，并进行性能仿真与分析。接下来对LDPC
群变换构成的多种BCH纠错码的研究
通信的目的是要把对方不知道的消息即时可靠地(有时还要秘密地)传送给对方。当信道中存在干扰，可能使发送的消息出错。数字通信中，通常使用纠错码技术来进行差错控制，这样可以提高数据传输的可靠性。 BCH码就是一种应用广泛的能纠正多重错误的分组码，具有极佳的纠错性能，是3G业务的重要编码技术。本文对BCH码的原理进行深入分析，介绍：BCH的编解码原理，除了迭代译码和step by step算法外，重点介绍
基于FPGA的卷积编码和维特比译码
在数字通信中，采用差错控制技术(纠错码)是提高信号传输可靠性的有效手段，并发挥着越来越重要的作用。纠错码主要有分组码和卷积码两种。在码率和编码器复杂程度相同的情况下，卷积码的性能优于分组码。 卷积码的译码方法主要有代数译码和概率译码。代数译码是基于码的代数结构；而概率译码不仅基于码的代数结构，还利用了信道的统计特性，能充分发挥卷积码的特点，使译码错误概率达到很小。 卷积码译码器的设计是由高性能的复
基于FPGA的RS码编译码器的设计与实现
研制发射微小卫星，是我国利用空间技术服务经济建设、造福人类的重要途径。现代微小卫星在短短20年里能取得长足的发展，主要取决于微小卫星自身的一系列特点：重量轻，体积小，成本低，性能高，安全可靠，发射方便、快捷灵活等。在卫星通信系统中，由于传输信道的多径和各种噪声的影响，信号在接收端会引起差错，通过信道编码环节，可对这些不可避免的差错进行检测和纠正。 在微小卫星通信链路中，信道编码器的任务是差错控制。
基于PCI总线的RS编译码接口卡的设计
本课题从研究应用于AOS系统的RS(255,223)编译码接口卡出发，深入地分析和研究了纠错码原理、RS编译码算法与设计、PCI总线标准与设计和FPGA技术。 随着科技的发展，纠错码技术在通信领域中起着越来越重要的作用。RS（Reed-Solomon）码是一种典型的纠错码，在线性分组码中，它具有最强的纠错能力，因而被广泛应用于各种数据通信系统中，包括AOS系统。本课题是在深入地研究和分析国内外近年
基于FPGA的Turbo码硬件设计及性能分析
随着通信技术的高速发展以及军事与民用两方面对传输信息的更高要求，当今的纠错码技术已经不能仅仅在理论上探讨问题，必须进一步的提升到实际应用当中去，并且已经成为大部分通信系统中不可或缺的一项关键技术。 本文介绍了Turbo码编码系统的结构，针对Furbo码的特点，重点研究了系统递归卷积码(RSC)和交织器的特点及二者在Turbo码中的作用。接着对译码系统的结构也进行了介绍，重点在迭代译码中进行了研究，
基于TMS320C54X 的RS ＋交织＋卷积的级联纠错码
纠错编码被广泛应用在各种数字通信、数字广播和数字存储系统中。随着单片机、DSP 和FPGA 等器件的发展，越来越容易在各种通用硬件平台上实现纠错编码。本文基于TI 的54 系列DSP，实现由常用RS
认证系统与纠错码的应用研
针对数字签名，探讨了纠错码理论和技术在数字签名中的重要作用，介绍了一类纠<BR>错码数字签名方案；提出了一种将签名与加密、纠错相结合的公钥密码新体制，新体制比较充分发挥了纠错码的潜在优势。本文研究指明
基于DVD应用的RS编译码器的研究
纠错码技术是一种通过增加一定冗余信息来提高信息传输可靠性的有效方法。RS码是一种典型的纠错码，在线性分组码中，它具有最强的纠错能力，既能纠正随机错误，也能纠正突发错误，在深空通信、移动通信、磁盘阵列、光存储及数字视频广播(DVB)等系统中具有广泛的应用。 DVD是一种高容量的存储媒质。DVD技术的应用很广泛，在数字技术中占有重要地位。DVD系统中采用里德-所罗门乘积码(RS-PC：Reed-Sol
采用奇异值分解的数字水印嵌入算法
提出一种新的数字水印嵌入算法，采用奇异值分解(SVD)算法对数据进行分解变换。利用正交矩阵作为容器进行水印嵌入，并通过参数的选择和纠错码的使用提高水印的隐蔽性和鲁棒性。<BR>由于数字技术的快速发展和
可重构FPGA通讯纠错进化电路及其实现
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为
UWB中Viterbi译码器的FPGA设计与实现
超宽带(UwB)是一种采用ns级脉冲信号宽度、占用GHz级信号频谱、发送功率极低、适用于短距离的无线通信技术.以高分辨率、高截获率、信息含量大和能探测隐蔽目标等优点而成为无线通信领域研究和开发的一个热点.由于超宽带信号发射功率低、信息含量大,容易受到各种干扰,因此降低数据传输的误码率,提高通信的抗干扰能力是一个关键问题,通常采用信道编码来提高通信系统信息传输的可靠性.UWB系统采用IEEE 802
软件无线电中用FPGA实现信道纠错码的设计
软件无线电是近几年来提出的一种实现通信的新概念和体制。它的核心是：将宽带A/D和D/A变换器尽可能地靠近天线，各种功能尽可能地采用软件进行定义。因此它具有很强的灵活性、开放性和兼容性，是目前研究的热点。 本文将对软件无线电的编译码部分加以叙述，提出了在VHF/UHF软件无线电接收/发送样机中的编译码方案及其具体的实现方法。该部分包括发射端的汉明(8，4，4)编码、RS(100，81)编码、卷积(
级联编码在卫星通信中的应用及FPGA实现.rar
对某通信车载站接收机的级联编译码方法及其FPGA实现方法进行了研究，并最终用FPGA实现它，用于实际设备中。 首先介绍了系统的总体设计方案，接着分别分析了RS码、交织码和卷积码的编码及译码原理并给出其数学公式，详细介绍了RS译码器及全并行Viterbi译码器硬件实现方法，然后给出了整个系统基于Altera的FPGA的硬件具体实现方法，并在QuartusⅡ平台上对此仿真以及在Matlab平台上对结果
保密通信中RS编解码的FPGA实现.rar
由于信道中存在干扰,数字信号在信道中传输的过程中会产生误码.为了提高通信质量,保证通信的正确性和可靠性,通常采用差错控制的方法来纠正传输过程中的错误.本文的目的就是研究如何通过差错控制的方法以提高通信质量,保证传输的正确性和可靠性.重点研究一种信道编解码的算法和逻辑电路的实现方法,并在硬件上验证,利用码流传输的测试方法,对设计进行测试.在以上的研究基础之上,横向扩展和课题相关问题的研究,包括FPG
基于FPGA的Turbo码硬件设计及性能分析.rar
随着通信技术的高速发展以及军事与民用两方面对传输信息的更高要求，当今的纠错码技术已经不能仅仅在理论上探讨问题，必须进一步的提升到实际应用当中去，并且已经成为大部分通信系统中不可或缺的一项关键技术。 本文介绍了Turbo码编码系统的结构，针对Furbo码的特点，重点研究了系统递归卷积码(RSC)和交织器的特点及二者在Turbo码中的作用。接着对译码系统的结构也进行了介绍，重点在迭代译码中进行了研究，