智能化住宅小区，是指在一定范围内通过有效的传输网络，将多元住处服务、物业管理、安防以及住宅智能化等系统结合在一起，为该小区的服务与管理提供高技术的智能化手段。从而实现快捷高效的超值服务管理和安全舒适的家居环境，使业主生活得更安全、更方便。 随着国民经济和科学技术水平的提高，特别是计算机技术、通信技术、网络技术和控制技术的迅速发展，促进了智能小区在我国的推广和应用。目前这些小区的智能化建设大多数是采用Lonworks、FF等现场总线技术。但是现场总线协议标准化程度还不成熟，且成本较高。随着宽带Internet进入家庭，利用Internet来构建智能小区已成为大势所趋。 本文介绍了一种基于以太网和FPGA的嵌入式智能小区管理系统的组建方法。首先，以Altera的FPGA为核心，通过在外围添加适当的存储设备和通信接口设备，构成一个嵌入式系统的硬件平台。其次，在此平台的基础上，通过在FPGA中定制Nios Ⅱ软核处理器以及在外围的Flash存储器中下载uClinux操作系统，从而构建出一套资源丰富的嵌入式操作系统。该系统带有一个网络功能齐全的Web服务器。最后，将此操作系统作为智能小区的楼宇集中器，再根据需要配置适当的采集器和显示器，就可以组建成一套功能强大的智能小区管理系统。它可以完成图像抄表、定时图像采集、实时温度监控、楼宇广播、智能语音报警等功能。 这种利用当前流行的嵌入式系统来组建的智能小区管理系统，不但实现简单、功能强大；而且节约布线、成本低廉。因此具有很高的性价比，相信在未来有较大的市场潜力。 本文主要包括如下几个部分：系统硬件结构设计，包括系统的原理图构建和PCB板的绘制：系统核心处理器设计，包括Nios Ⅱ软核CPU的设计方法、外围存储和通信器件的添加及设计方法；嵌入式操作系统uClinux的相关知识及移植方法：系统的软件结构设计，包括图像采集、温度采集、LCD显示等CGI程序设计，以及单片机语音报警程序设计等；最后给出了调试情况以及一些试验结果。
上传时间： 2013-04-24
上传用户：木末花开
数据采集处理技术是现代信号处理的基础，广泛应用于雷达、声纳、软件无线电、瞬态信号测试等领域。随着信息科学的飞速发展，人们面临的信号处理任务越来越繁重，对数据采集处理系统的要求也越来越高。近年来FPGA由于其设计灵活性、更强的适应性及可重构性，结合SDRAM的高速、大容量、价格优势，在设计高速实时数据采集系统时受到了广泛的关注。 本课题重点研究了基于FPGA与DDR2-SDRAM的高速实时数据采集系统的设计与实现技术，为需要大容量存储器的系统设计提供了新的思路。在深入研究了DDR2-SDRAM器件的基本构造与工作原理的基础上，结合成熟的商业化IP核，提出了基于FPGA与DDR2-SDRAM的高速实时数据采集系统的设计方案，并从总体设计构想到各逻辑细节实现都进行了详细描述。根据DDR2-SDRAM的特点，选择合适的内存调度方案，采用Verilog HDL语言设计实现了该高速实时数据采集系统，并对系统功能进行验证与分析，结果表明本设计完全能够满足系统的性能指标。
上传时间： 2013-06-24
上传用户：wangrong
数据采集系统是信号与信息处理系统中不可缺少的重要组成部分，同时也是软件无线电系统中的核心模块，在现代雷达系统以及无线基站系统中的应用越来越广泛。为了能够满足目前对软件无线电接收机自适应性及灵活性的要求，并充分体现在高性能FPGA平台上设计SOC系统的思路，本文提出了由高速高精度A/D转换芯片、高性能FPGA、PCI总线接口、DB25并行接口组成的高速数据采集系统设计方案及实现方法。其中FPGA作为本系统的控制核心和传输桥梁，发挥了极其重要的作用。通过FPGA不仅完成了系统中全部数字电路部分的设计，并且使系统具有了较高的可适应性、可扩展性和可调试性。 在时序数字逻辑设计上，充分利用FPGA中丰富的时序资源，如锁相环PLL、触发器，缓冲器FIFO、计数器等，能够方便的完成对系统输入输出时钟的精确控制以及根据系统需要对各处时序延时进行修正。 在存储器设计上，采用FPGA片内存储器。可根据系统需要随时进行设置，并且能够方便的完成数据格式的合并、拆分以及数据传输率的调整。 在传输接口设计上，采用并行接口和PCI总线接口的两种数据传输模式。通过FPGA中的宏功能模块和IP资源实现了对这两种接口的逻辑控制，可使系统方便的在两种传输模式下进行切换。 在系统工作过程控制上，通过VB程序编写了应用于PC端的上层控制软件。并通过并行接口实现了PC和FPGA之间的交互，从而能够方便的在PC机上完成对系统工作过程的控制和工作模式的选择。 在系统调试方面，充分利用QuartuslI软件中自带的嵌入式逻辑分析仪SignalTaplI，实时准确的验证了在系统整个传输过程中数据的正确性和时序性，并极大的降低了用常规仪器观测FPGA中众多待测引脚的难度。 本文第四章针对FPGA中各功能模块的逻辑设计进行了详细分析，并对每个模块都给出了精确的仿真结果。同时，文中还在其它章节详细介绍了系统的硬件电路设计、并行接口设计、PCI接口设计、PC端控制软件设计以及用于调试过程中的SignalTapⅡ嵌入式逻辑分析仪的使用方法，并且也对系统的仿真结果和测试结果给出了分析及讨论。最后还附上了系统的PCB版图、FPGA逻辑设计图、实物图及注释详细的相关源程序清单。
上传时间： 2013-07-09
上传用户：sdfsdfs
随着科学技术的发展与公共安全保障需求的提高，视频监控系统在工业生产、日常生活、警备与军事方面的应用越来越广泛。采用基于 FPGA 的SOPC技术、H．264压缩编码技术和网络传输控制技术实现网络视频监控系统，在稳定性、功能、成本与扩展性等方面都有着突出的优势，具有重要的学术意义与实用意义， 本课题所设计的网络视频监控系统由以Nios Ⅱ为核心的嵌入式图像服务器、相关网络设备与若干PC机客户端组成。嵌入式图像服务器实时采集图像，采用H．264 编码算法进行压缩，并持续监听网络。PC机客户端可通过网络对服务器进行远程访问，接收编码数据，使用H．264解码算法重建图像并实时显示，使监控人员有效地掌握现场情况， 在嵌入式图像服务器设计阶段，本文首先进行了芯片选型与开发平台选择。然后构建图像采集子系统，采用双缓存乒乓交换的方法设计图像采集用户自定义模块。接着设计双Nios Ⅱ架构的SOPC系统，阐述了双软核设计中定制连接、内存芯片共享、数据搬移、通信与互斥的解决方法。同时完成了网络服务器的设计，采用μC/OS-Ⅱ进行多任务的管理与调度， H．264视频压缩编解码算法设计与实现是本文的重点。文中首先分析H．264．标准，规划编解码器结构。接着设计了16×16帧内预测算法，并设计宏块扫描方式，采用两次判决策略进行预测模式选择。然后设计4×4子块扫描方式，编写整数变换与量化算法程序。熵编码采用Exp-Golomb编码与CAVLC相结合的方案，针对除拖尾系数之外的非零系数值编码子算法，实现了一种基于表示范围判别的编码方法。最后设计了网络传输的码流组成格式，并针对编码算法设计相应解码算法。使用VC++完成算法验证，并进行测试，观察不同参数下压缩率与失真度的变化。 算法验证完成后，本文进行了PC机客户端设计，使其具有远程访问、H．264解码与实时显示的功能。同时将H．264 编码算法程序移植到NiosⅡ中，并将嵌入式图像服务器与若干客户端接入网络进行联合调试，构建完整的网络视频监控系统， 实验结果表明，本系统视频压缩率高，监控图像质量良好，充分证明了系统软硬件与图像编解码算法设计成功。本系统具有成本低、扩展性好及适用范围广等优点，发展前景十分广阔。
上传时间： 2013-04-24
上传用户：wang0123456789
摘要：提出了一种用混合信号系统级单片机C8051F020控制GSM网络引擎TC35i实现远程数据采集的方案。描述了远程数据采集系统的原理、构成和功能，对无线通讯模块及硬件设计和软件设计部分进行了详细介绍。 关键词：远程数据采集；TC35i；C8051F020；GSM
上传时间： 2013-08-03
上传用户：wyaqy
电子科大硕士论文_基于H_264的嵌入式家庭远程视频监控系统的设计与实现.rar
上传时间： 2013-07-24
上传用户：20160811
随着经济的发展，生活水平的逐步提高，购置房屋和车辆的人越来越多，但安全问题也给人们带来巨大的经济损失。与此同时，相应的安全防盗系统也应运而生。目前市场上，低端的方案是利用单片机和通讯单元相结合构成系统。这种系统虽然价格便宜，实现起来也相对简单，但是功能不够完善，不能实现正真的影、音、像图文全方位监控。而高端的方案则使用专用集成电路，虽然功能强大，但是价格昂贵，并且对于新的接口标准存在兼容性问题，而且也不易升级。 基于FPGA的安全监控系统，是FPGA和通讯单元相结合的产物。其核心FPGA可多次配置，灵活性强，在性能和价格中找到一个很好的平衡。其易于维护和升级，以满足市场上不断推陈出的新的接口标准。 整个系统将是对视频图像处理、图像加密技术、传感器、PIC总线通讯等诸多技术的整合。而本文将侧重于论述该系统中视频图像处理、控制接口和视频传送部分的内容。全文分为五个章节，第一章简要介绍了视频信号处理的原理和结构，对一些专业术语进行介绍，并展示了通用的视频处理过程。第二章针对监控系统的案例，对视频信号处理模块的解决方案进行论述，将实际的视频信号处理划分为转换、计算和传送三个子模块，并且分别进行功能介绍。第三章着重介绍视频转换和视频计算两大模块，对相应的接口配置和模块主要代码实现作了深入分析。第四章将论述视频处理中的重要课题：数字图像的压缩技术，并对相应的重要模块和关键步骤作实际建模分析。第五章将探讨视频传送的相关技术，介绍传统的Camera-Link标准和最新的千兆以太网传送标准，对可行性应用进行了比较。
上传时间： 2013-07-17
上传用户：xymbian
本课题完成了基于FPGA的数据采集器以及IIC总线的模数转换器部分、通讯部分的电路设计。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片，在芯片中嵌入32位软处理器MicroBlaze;ⅡC总线的模数转换采用Microchip公司的MCP3221芯片，通讯部分则在FPGA片内用VHDL语言实现。通过上述设计实现了“准单片化”的模拟量和数字量的数据采集和处理。 所设计的数据采集器可以和结构类似的上位机通讯，本课题完成了在上位机中用VHDL语言实现的通信电路模块。通过上述两部分工作，将微处理器、数据存储器、程序存储器等数字逻辑电路均集成在同一个FPGA内部，形成一个可编程的片上系统。FPGA片外仅为模拟器件和开关量驱动芯片。FPGA内部的硬件电路采用VHDL语言编写；MCU软核工作所需要的程序采用C语言编写。多台数据采集器与服务器构成数据采集系统。服务器端软件用VB开发，既可以将实时采集的数据以数字方式显示，也可以用更加直观的曲线方式显示。 由于数据采集器是所有自控类系统所必需的电路模块，所以一个通用的片上系统设计可以解决各类系统的应用问题，达到“设计复用”(DesignReuse)的目的。采用基于FPGA的SOPC设计的更加突出的优点是不必更换芯片就可以实现设计的改进和升级，同时也可以降低成本和提高可靠性。
上传时间： 2013-07-12
上传用户：a155166
本文研究了在复杂背景下红外图像的背景和噪声抑制算法，并且完成了硬件实现，主要包括以下内容： 1.通过对实际红外图像的背景和噪声特性的研究分析，设计改进了一种基于加权广义次序统计滤波器的背景抑制的算法。红外图像的噪声通常为脉冲噪声，具有高频特性；而红外图像的背景变换比较缓慢，其频谱成分多集中在低频区域，所以本文在对图像特性分析的基础上，设计改进了基于加权广义次序统计滤波器的背景抑制的算法。在对采集的起伏背景红外图像进行背景抑制后，用全局门限可以有效的分割出目标信息，输出包含目标信息的二值化图像，为后续处理提供数据。但是出于更复杂背景条件下算法有效性的目的，深入讨论了局部自适应门限分割算法的设计。 2.在实时信号处理系统中，底层的图像预处理算法目前难以用软件实现；但是其运算结构相对比较简单，适于用FPGA进行硬件实现。本文对算法的FPGA设计作了较为深入地研究，同时介绍了算法的VHDL实现，利用模块化的优点对算法分模块设计，对各个模块的实现作了详细介绍。 3.完成了红外成像制导系统的预处理部分硬件电路设计，对FPGA中预处理算法的处理结果进行了验证。通过算法在硬件上的实现，证明了算法的有效性。
上传时间： 2013-07-02
上传用户：钓鳌牧马
本文将电路接口技术与硬件可编程技术相结合，提出了用可编程芯片来控制IDE硬盘进行高速数据记录，能够满足机载数据记录设备重量轻、容量大、速度快的要求。 论文对硬盘ATA接口标准进行了研究，对VHDL语言、现场可编程门阵列器件(FPGA)实现硬件电路的原理和方法进行了深入分析，在此基础上完成了基于FPGA的数据记录控制器的设计。文中选择了具有低功耗、低成本、高性能的FPGA芯片(型号为CycloneEP1C3T144C8)，将各功能模块级联成系统在该芯片上完成了控制器系统级的设计与仿真验证，验证结果表明了用FPGA实现高速数据记录控制器的可行性。所设计的VHDL代码经QuartusⅡ综合、布局布线、管脚分配后，在FPGA内部可以达到104.46Mhz的电路工作速度，FPGA与硬盘之间采用ATA接口的UltraDMA模式2传输方式，可以达到33.3MByte/s的突发数据传输率。文中对所用到的FPGA设计技术给予了详细说明，对各功能模块的设计给予了详细阐述，对关键设计给出了VHDL源代码，还讨论了FPGA设计中时序约束的作用，给出了本文所做时序约束的方法。 本文中所论述的工作对以后机载数据记录系统的设计具有重要的铺垫作用。文中在总结所做工作的同时，还对下一步工作提出了有益的建议。
上传时间： 2013-08-05
上传用户：hanli8870
