全数字锁相环ＶＨＤＬ描述并实现功能仿真
全数字锁相环ＶＨＤＬ描述并实现功能仿真，另附有图形说明...
锁相环技术资料
📦 资源总数：4904
💻 源代码：8252
锁相环(phaselockedloop)是一种利用相位同步产生的电压，去调谐压控振荡器以产生目标频率的负反馈控制系统。根据自动控制原理，这是一种典型的反馈控制电路，利用外部输入的参考信号控制环路内部振荡信号的频率和相位，实现输出信号频率对输入信号频率的自动跟踪，一般用于闭环跟踪电路。是无线电发射中使频率较为稳定的一种方法，主要有VCO（压控振荡器）和PLLIC（锁相环集成电路），压控振荡器给出一个信号，一部分作为输出，另一部分通过分频与PLLIC所产生的本振信号作相位比较，为了保持频率不变，就要求相位差不发生改变，如果有相位差的变化，则PLLIC的电压输出端的电压发生变化，去控制VCO，直到相位差恢复，达到锁相的目的。能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。
🔥 锁相环热门资料
查看全部4904个资源 »使用VHDL实现锁相环,是个学习VHDL的好例子,与众分享
使用VHDL实现锁相环,是个学习VHDL的好例子,与众分享...
用一阶锁相环实现的FM解调器.用ELANIX公司的SYSTEMVIEW运行调试.
用一阶锁相环实现的FM解调器.用ELANIX公司的SYSTEMVIEW运行调试....
直接式数字锁相环频率合成器.用ELANIX公司SYSTEMVIEW运行.
直接式数字锁相环频率合成器.用ELANIX公司SYSTEMVIEW运行....
这个程序是matlab用来来对锁相环（PLL）进行仿真的
这个程序是matlab用来来对锁相环（PLL）进行仿真的，这样的选择基于多方面的考虑...
💻 锁相环源代码
查看更多 »📂 锁相环资料分类