锁相环路
锁相环路简称锁相环(PLL)，是一种输出一定频率信号的振电路，也称为相位同步环(回路)。该回路利用外部施加的基准信号与PLL回路内的振荡器输出的相位差恒定的反馈控制来产生振荡信号。电子设备在正常工作时,通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。[1]
资源总数
500
锁相环路 热门资料
查看全部 500 份 →应用于FPGA芯片时钟管理的锁相环设计实现
该文档为应用于FPGA芯片时钟管理的锁相环设计实现讲解文档摘 要: 设计了一种嵌入于 FPGA 芯片的锁相环, 实现了四相位时钟、倍频、半整数可编程分频、可调节相位输出 功能, 满足对于 FPGA 芯片时钟管理的要求. 锁相环采用了自偏置...
2022-09-12
8