锁相环路

锁相环路简称锁相环(PLL)，是一种输出一定频率信号的振电路，也称为相位同步环(回路)。该回路利用外部施加的基准信号与PLL回路内的振荡器输出的相位差恒定的反馈控制来产生振荡信号。电子设备在正常工作时,通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。[1]

资源总数

500

锁相环路热门资料

查看全部 500 份 →

FPGA器件在通信、消费类电子等领域应用越来越广泛，随着FPGA规模的增大、功能的加强对时钟的要求也越来越高。在FPGA中嵌入时钟发生器对解决该问题是一个不错的选择。本论文首先，描述并分析了电荷泵锁相环时钟发生器的体系结构、组成单元及各单元...

2013-04-24 21 锁相环路

2013-08-07 170 锁相环路

专辑类-数字处理及显示技术专辑-106册-9138M 如何调试锁相环频率合成器-6页-0.1M.pdf

2013-05-19 175 锁相环路

一个实现简单的数字锁相环Verilog代码，本人借鉴网上现有的代码后经修改在Cyclone II上调通实现，里面有ModelSim仿真成功的波形图

2014-01-22 141 锁相环路

2014-01-03 87 锁相环路

飞斯卡尔8位单片机的锁相环工作，使单片机载外部晶振为32.768KHZ时，通过编程使总线频率为8M

2015-12-19 27 锁相环路

基于单片机控制锁相环的程序设计，采用AT89S52编程控制LMX2326

2016-02-03 62 锁相环路

2014-01-12 108 锁相环路