数字式调频收音机设计 介绍利用数字锁相频率合成技术构成收音机的电调谐部分并阐述了收音机的调台、选台、搜索与存储等功能的电路设计原理,着重介绍了用收音机集成芯片CXA1019S构成的FM电路、频率合成器芯片BU2614构成的锁相环电路。
上传时间： 2013-12-16
上传用户：ouyangtongze
数据采集系统是信号与信息处理系统中不可缺少的重要组成部分，同时也是软件无线电系统中的核心模块，在现代雷达系统以及无线基站系统中的应用越来越广泛。为了能够满足目前对软件无线电接收机自适应性及灵活性的要求，并充分体现在高性能FPGA平台上设计SOC系统的思路，本文提出了由高速高精度A/D转换芯片、高性能FPGA、PCI总线接口、DB25并行接口组成的高速数据采集系统设计方案及实现方法。其中FPGA作为本系统的控制核心和传输桥梁，发挥了极其重要的作用。通过FPGA不仅完成了系统中全部数字电路部分的设计，并且使系统具有了较高的可适应性、可扩展性和可调试性。 在时序数字逻辑设计上，充分利用FPGA中丰富的时序资源，如锁相环PLL、触发器，缓冲器FIFO、计数器等，能够方便的完成对系统输入输出时钟的精确控制以及根据系统需要对各处时序延时进行修正。 在存储器设计上，采用FPGA片内存储器。可根据系统需要随时进行设置，并且能够方便的完成数据格式的合并、拆分以及数据传输率的调整。 在传输接口设计上，采用并行接口和PCI总线接口的两种数据传输模式。通过FPGA中的宏功能模块和IP资源实现了对这两种接口的逻辑控制，可使系统方便的在两种传输模式下进行切换。 在系统工作过程控制上，通过VB程序编写了应用于PC端的上层控制软件。并通过并行接口实现了PC和FPGA之间的交互，从而能够方便的在PC机上完成对系统工作过程的控制和工作模式的选择。 在系统调试方面，充分利用QuartuslI软件中自带的嵌入式逻辑分析仪SignalTaplI，实时准确的验证了在系统整个传输过程中数据的正确性和时序性，并极大的降低了用常规仪器观测FPGA中众多待测引脚的难度。 本文第四章针对FPGA中各功能模块的逻辑设计进行了详细分析，并对每个模块都给出了精确的仿真结果。同时，文中还在其它章节详细介绍了系统的硬件电路设计、并行接口设计、PCI接口设计、PC端控制软件设计以及用于调试过程中的SignalTapⅡ嵌入式逻辑分析仪的使用方法，并且也对系统的仿真结果和测试结果给出了分析及讨论。最后还附上了系统的PCB版图、FPGA逻辑设计图、实物图及注释详细的相关源程序清单。
上传时间： 2013-07-09
上传用户：sdfsdfs
本文针对传统放大器信噪分离能力弱，无法检测微弱信号这一现状，设计了一个基于AD630的锁相放大器。系统以开关式相关器为锁相放大器的核心部分进行设计，具有电路简单、运行速度快、线性度高、动态范围大、抗过载能力强等优点。本文设计的锁相放大器硬件主要包括信号通道模块、参考通道模块、相关器模块、电源模块、电压检测模块、显示模块等部分。信号通道模块的输入级通过并联多个放大器的方式有效降低了噪声，通过跟踪带通滤波电路提高了信噪比；参考通道模块包含参考电压放大器、锁相环电路和相移器电路三个部分，可以将输入信号放大10~10000倍：相关器模块是锁相放大器的核心部分，采用高信噪比的AD630芯片进行电路设计，包括相敏检波电路（PSD）和低通滤波电路；电源模块由集成三端稳压器构成，通过模拟电源和数字电源隔离的方式有效降低了电源纹波：电压检测模块通过电阻分压的方式提高了可检测范围；显示模块为数字电压表ZF5135-DC2V，直观显示被检测信号。本文利用Altium Designer软件绘制PCB板对电路进行了测试，结果表明系统能够准确检测到uV级别的信号，并且信噪比较高。相位差在0~360°范围内连续调节时，能够将较微弱的信号从噪声的背景中提取出来并进行放大。同时该系统各级电路之间采用直接耦合的方式，对于频率较低的信号，仍然能进行锁相放大。设计中对锁相放大器理想和非理想模型进行了仿真对比，结果表明在未掺杂噪声时，信号通道将输入信号放大10倍，相位改变180°。最后根据行为级建模和电路实物焊接两种方法进一步分析验证了锁相放大器的工作机理。
上传时间： 2022-07-11
上传用户：
随着计算机技术和通信技术的迅速发展，数字视频在信息社会中发挥着越来越重要的作用，视频传输系统已经被广泛应用于交通管理、工业监控、广播电视、银行、商场等多个领域。同时，FPGA单片规模的不断扩大，在FPGA芯片内部实现复杂的数字信号处理系统也成为现实，因此采用FPGA实现视频压缩和传输已成为一种最佳选择。 本文将视频压缩技术和光纤传输技术相结合，设计了一种基于无损压缩算法的多路数字视频光纤传输系统，系统利用时分复用和无损压缩技术，采用串行数字视频传输的方式，可在一根光纤中同时传输8路以上视频信号。系统在总体设计时，确定了基于FPGA的设计方案，采用ADI公司的AD9280和AD9708芯片实现A/D转换和D/A转换，在FPGA里实现系统的时分复用/解复用、视频数据压缩/解压缩和线路码编解码，利用光收发一体模块实现电光转换和光电转换。视频压缩采用LZW无损压缩算法，用Verilog语言设计了压缩模块和解压缩模块，利用Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用CIMT码，设计了编解码模块，解码过程中，利用数字锁相环来实现发射与接收的帧同步，在ISE8.2和Modelsim仿真环境下对FPGA模块进行了功能仿真和时序仿真，并在Spartan-3E开发板和视频扩展板上完成了系统的硬件调试与验证工作，实验证明，系统工作稳定，图像清晰，实时传输效果好，可用于交通、安防、工业监控等多个领域。 本文将视频压缩和线路码编解码在FPGA里实现，利用FPGA的并行处理优势，大大提高了系统的处理速度，使系统具有集成度高、灵活性强、调试方便、抗干扰能力强、易于升级等特点。
上传时间： 2013-06-27
上传用户：几何公差
摘要：微弱信号检测是随着工程应用而不断发展的一门学科。近年来，微弱信号检测相关研究已经成为一个热点研究领域，具体表现在对微弱信号检测方法的探寻、对微弱信号检测系统的设计、对微弱信号检测仪器的研发。本文中主要研究了利用锁相放大器进行有用信号提取的微弱信号检测原理与实现方法。首先介绍了微弱信号检测的基本理论与常见的几种检测方法，重点介绍了利用数字锁相放大器进行信号检测的原理。在此基础上，结合数字锁相放大器的相关检测原理，给出了数字锁相放大器的整体设计方案，着重从相关检测原理算法和移相算法方面对数字锁相放大器的设计作了深入探讨。重点研究了采样频率与相关运算结果的关系，在设计的过程中先使用MATLAB进行算法上的模拟，从模拟结果发现参考信号为方波而采样频率与信号频率成一定关系时，系统相关运算存在固有误差。为减少该误差，提出了将动态采样率的方法引入数字锁相放大器设计中，运算发现动态采样的采样频率数越多，奇点产生的误差越少，有效地解决奇点问题。最后，使用LabVIEW对设计的系统进行仿真测试。测试结果表明该数字锁相放大器在信号幅度为5V、噪声标准差小于等于50时（SWR=.34.04dB），能有效地检测出频率为500kHz以下的信号，系统检测结果与理论计算值的相对误差基本不超过2%。
上传时间： 2022-06-18
上传用户：
随着市场经济和现代化工业的发展，能源短缺和环境污染，已经成为制约人类社会健康发展的两大重要因素。新能源的开发与利用愈来愈受到重视，太阳能以其清洁环保、蕴藏丰富等优点逐步得到了开发利用。光伏逆变电源作为太阳能利用中主要的能量变换装置，是目前研究和发展的重要环节。 本文以实际项目为背景，详细地分析了30kVA三相光伏并网逆变电源的研制过程。论文的主要工作如下： 首先，概述了光伏发电的意义以及我国光伏产业的发展现状及前景；介绍了本课题的来源及其主要研究的内容；分析了三相逆变器的数学模型；总结了三相逆变器的各种抗三相不平衡的拓扑结构，从中选择了三相四桥臂作为逆变电源的主电路结构；对四桥臂的各种抗三相不平衡控制策略进行了比较，具体分析了二维空间矢量法的原理，考虑到实际的软硬件条件的限制，对该方法提出了进一步简化应用的方案。 接着，根据项目指标，研制了30kVA三相光伏逆变电源样机的主电路；采用了独立运行时为LC结构，并网运行时为LCL结构的滤波模式，并总结了滤波器参数设计的步骤，给出了滤波器的相关参数；独立地设计和研制了以TMS320F2812芯片为核心的主控板，以及液晶显示、保护、采样、锁相等控制电路，并总结了印制电路板设计中需要注意的事项。 随后，介绍了DSP的编程环境：详细地分析了显示键盘程序、七段式的电压空间矢量PWM程序以及相关的主程序和中断程序并给出了流程图；总结了编程注意事项；构思了光伏逆变电源并网运行的整个过程；具体地说明了锁相环和捕获单元的应用方法；概述了孤岛效应的产生与防治。 最后，设计了独立运行时的MATLAB仿真试验，在闭环中采用了最大误差控制法，取得了良好的仿真效果，并在此基础上，进行了30kVA三相光伏并网逆变电源样机的安装，顺利完成了独立运行的调试，并给出了实验波形。
上传时间： 2013-07-02
上传用户：matlab
随着计算机技术和通信技术的迅速发展，数字视频在信息社会中发挥着越来越重要的作用，视频传输系统已经被广泛应用于交通管理、工业监控、广播电视、银行、商场等多个领域。同时，FPGA单片规模的不断扩大，在FPGA芯片内部实现复杂的数字信号处理系统也成为现实，因此采用FPGA实现视频压缩和传输已成为一种最佳选择。 本文将视频压缩技术和光纤传输技术相结合，设计了一种基于无损压缩算法的多路数字视频光纤传输系统，系统利用时分复用和无损压缩技术，采用串行数字视频传输的方式，可在一根光纤中同时传输8路以上视频信号。系统在总体设计时，确定了基于FPGA的设计方案，采用ADI公司的AD9280和AD9708芯片实现A/D转换和D/A转换，在FPGA里实现系统的时分复用/解复用、视频数据压缩/解压缩和线路码编解码，利用光收发一体模块实现电光转换和光电转换。视频压缩采用LZW无损压缩算法，用Verilog语言设计了压缩模块和解压缩模块，利用Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用CIMT码，设计了编解码模块，解码过程中，利用数字锁相环来实现发射与接收的帧同步，在ISE8.2和Modelsim仿真环境下对FPGA模块进行了功能仿真和时序仿真，并在Spartan-3E开发板和视频扩展板上完成了系统的硬件调试与验证工作，实验证明，系统工作稳定，图像清晰，实时传输效果好，可用于交通、安防、工业监控等多个领域。 本文将视频压缩和线路码编解码在FPGA里实现，利用FPGA的并行处理优势，大大提高了系统的处理速度，使系统具有集成度高、灵活性强、调试方便、抗干扰能力强、易于升级等特点。
上传时间： 2013-04-24
上传用户：gzming
数据采集系统是信号与信息处理系统中不可缺少的重要组成部分，同时也是软件无线电系统中的核心模块，在现代雷达系统以及无线基站系统中的应用越来越广泛。为了能够满足目前对软件无线电接收机自适应性及灵活性的要求，并充分体现在高性能FPGA平台上设计SOC系统的思路，本文提出了由高速高精度A/D转换芯片、高性能FPGA、PCI总线接口、DB25并行接口组成的高速数据采集系统设计方案及实现方法。其中FPGA作为本系统的控制核心和传输桥梁，发挥了极其重要的作用。通过FPGA不仅完成了系统中全部数字电路部分的设计，并且使系统具有了较高的可适应性、可扩展性和可调试性。 在时序数字逻辑设计上，充分利用FPGA中丰富的时序资源，如锁相环PLL、触发器，缓冲器FIFO、计数器等，能够方便的完成对系统输入输出时钟的精确控制以及根据系统需要对各处时序延时进行修正。 在存储器设计上，采用FPGA片内存储器。可根据系统需要随时进行设置，并且能够方便的完成数据格式的合并、拆分以及数据传输率的调整。 在传输接口设计上，采用并行接口和PCI总线接口的两种数据传输模式。通过FPGA中的宏功能模块和IP资源实现了对这两种接口的逻辑控制，可使系统方便的在两种传输模式下进行切换。 在系统工作过程控制上，通过VB程序编写了应用于PC端的上层控制软件。并通过并行接口实现了PC和FPGA之间的交互，从而能够方便的在PC机上完成对系统工作过程的控制和工作模式的选择。 在系统调试方面，充分利用QuartuslI软件中自带的嵌入式逻辑分析仪SignalTaplI，实时准确的验证了在系统整个传输过程中数据的正确性和时序性，并极大的降低了用常规仪器观测FPGA中众多待测引脚的难度。 本文第四章针对FPGA中各功能模块的逻辑设计进行了详细分析，并对每个模块都给出了精确的仿真结果。同时，文中还在其它章节详细介绍了系统的硬件电路设计、并行接口设计、PCI接口设计、PC端控制软件设计以及用于调试过程中的SignalTapⅡ嵌入式逻辑分析仪的使用方法，并且也对系统的仿真结果和测试结果给出了分析及讨论。最后还附上了系统的PCB版图、FPGA逻辑设计图、实物图及注释详细的相关源程序清单。
上传时间： 2013-06-09
上传用户：lh25584
《模拟与数字电路实验》在内容编排上，主要考虑能够使学生在学习模拟电路和数字电路理论课程及平台实验、高频电子电路课程的基础上；补充和提高模拟与数字电路的应用能力和设计能力；培养和提高模拟与数字电路的实验方法和实验技能，训练和增强科学的思维方式和实验方法。作为一本实验教材；《模拟与数字电路实验》针对课程特点，根据教学大纲要求，对每个实验的实验原理、实验步骤、设计方法、注意事项等进行了详细的讨论，每个实验单元都安排了必做、选做、提高等不同层次的实验题目。主要有三极管负反馈放大器设计实验、运放应用及测量放大器实验、晶体管输出特性曲线测试电路设计实验、模拟乘法器及调幅与检波实验、三点式振荡器实验、锁相环实验、宽带AGC实验、数字电路FPGA实验、脉冲电路设计实验、模拟与数字电路系统综合设计实验等。
上传时间： 2022-07-28
上传用户：bluedrops
随着通信技术和计算机技术的发展，多媒体的应用与服务越来越广泛，视频压缩编码技术也随之成为非常重要的研究领域。运动估计是视频压缩编码中的一项关键技术。由于视频编码系统的复杂性主要取决于运动估计算法，因此如何找到一种可靠、快速、性能优良的运动估计算法一直是视频压缩编码的研究热点。运动估计在视频编码器中承担的运算量最大、控制最为复杂，由于对视频编码的实时性要求，因此运动估计模块一般都采用硬件来设计。 本文的目的是在FPGA芯片上设计实现一种更优的易于硬件实现的块匹配运动估计算法——二步搜索算法。全文首先讨论了块匹配运动估计理论及其主要技术指标，介绍了运动估计技术在MPEG-4中的应用，然后在对典型的运动估计算法进行分析比较的基础上讨论了一种性能和硬件实现难易度综合指数较高的二步搜索算法。本文对已有的用于全搜索算法实现的VLSI结构进行了改进，设计了符合二步搜索算法要求的FPGA实现结构，并在对其理论分析之后，对实现该算法的运动估计模块进行了功能模块的划分，并运用VerilogHDL硬件描述语言、ISE及Modelsim开发工具在Spartan-IIEXC2S300eFPGA芯片上完成了对各功能模块的设计、实现与时序仿真。最后，对整个运动估计模块进行了仿真测试，给出了其在FPGA上搭建实现后的时序仿真波形图与占用硬件资源情况，通过对时序仿真结果可知本文设计的各功能模块工作正常，并且能够协同工作，整个运动估计模块能够正确的实现二步搜索运动估计算法，并输出正确的运动估计结果；通过对占用硬件资源及时钟频率情况的分析验证了本文设计的二步搜索运动估计算法的FPGA实现结构具备先进性和实时可实现性。
上传时间： 2013-05-27
上传用户：wpt
