verilog实现锁存器,共有四个文件,包含测试文件...
16位锁存器,此程序通过quartusII软件调试通过...
用VHDL语言编写的锁存器,经过系统验证...
VHDL实验之 锁存器,基本实验有助于初学者入门!...
锁存器和触发器原理...
加载登录表单中...
加载注册表单中...
加载表单中...
登录后即可使用!
确认要退出登录吗?
退出后需要重新登录才能下载资源