FPGA数字钟的设计
FPGA数字钟的设计,用VHDL语言编程,max+plus仿真,可在实际电路中验证...
FPGA数字钟的设计,用VHDL语言编程,max+plus仿真,可在实际电路中验证...
VERILOG HDL 实际工控项目源码\r\n开发工具 altera quartus2...
基于单片机的数字钟设计电路图,以及PCB仿真图。...
Protel99画的一款四层工控板内容详细,使用方便...
针对数字钟双面板设计较为复杂的问题,利用国内知名度最高、应用最广泛的电路辅助设计软件Protel dxp 2004进行了电路板设计,本文提供了设计的一些方法和技巧,快速、准确地完成数字钟双面电路板的设...
压控振荡器(可编程时钟振荡器)...
基于USB6008的多功能数据测控系统...
时钟及定时指南-德州仪器 ...
本次数电设计是数字式定时开关的设计,利用两片CD4511和40192以及555定时器构成的,能够实现0到99秒定时,适合学完数字电子技术的同学实习使用...
随着对IEEE1641标准研究的逐渐深入,信号的构建成为了研究重点。对信号模型进行同步和门控控制,可以影响到TSF(测试信号框架)模型的输出,从而达到控制信号的目的,使测试需求更加完善以及测试过程更加...