一个QEP电路的verilog代码。输入信号是光电编码器的A相和B相信号和一个处理时钟，输出的是计数信号和方向信号。
上传时间： 2014-01-21
上传用户：wangdean1101
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这种方式只消耗不多的逻辑单元就可以达到对时钟操作的目的。 偶数倍分频：偶数倍分频应该是大家都比较熟悉的分频，通过计数器计数是完全可以实现的。如进行N倍偶数分频，那么可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N/2-1时，输出时钟进行翻转，并给计数器一个复位信号，使得下一个时钟从零开始计数。以此循环下去。这种方法可以实现任意的偶数分频。
上传时间： 2016-06-14
上传用户：wpwpwlxwlx
微分器：利用数字锁相环进行位同步信号提取的关键模块
上传时间： 2014-09-10
上传用户：ccclll
变频器移相控制，有死区生成,短路保护等功能
上传时间： 2016-06-24
上传用户：siguazgb
控制三相步进电机及光电编码器的采集,当电机停止时,保证三相里面只有一相相通,防止停止时电流过大.
上传时间： 2013-12-19
上传用户：wkchong
此源代码用于电力电子逆变器的同步锁相实现，可以实现逆变器与市电的同步跟踪功能。
上传时间： 2014-01-17
上传用户：qiao8960
AB相编码器解码接口、PWM输出SOPC议案及其在运动控制卡和伺服驱动器中的应用
上传时间： 2016-08-06
上传用户：海陆空653
提出一种基于电压电流双环控制的三相SVPWM 逆变器,分析了其两相同步旋转坐标系下的数学模型 并由此构建了系统的电压电流控制器。为了提高系统的动态响应特性及抗扰能力,电压外环包含了负载电流前馈 及输出滤波电容电流解耦,电流内环包含了输出电压前馈及输出滤波电感电压解耦。20 kVA实验样机的实验结果 表明,该逆变器具有良好的非线性负载能力。
上传时间： 2013-12-05
上传用户：372825274
针对WImax的实体层作设计,里面包括卷积编码,以及相对应的Viterbi解码器
上传时间： 2016-08-22
上传用户：thinode
X28xx功能单元使用.doc 例1、初始化锁相环及外设时钟函数 例2、.cmd格式文件举例 例3、定时器中断应用举例 例4、利用事件管理器输出多种频率的正弦信号输出例程 例5、SPI和DAC TLV 5617接口例程 例6、CAN总线消息发送例程 例7、使用FIFO缓冲发送数据 例8、使用FIFO缓冲接收数据 例9、ADC应用举例
上传时间： 2016-11-14
上传用户：hasan2015
