随着现代电力系统向大容量、高电压方向发展，广泛用于大型发电机组测量和保护用的大电流互感器的研制就变得很紧迫。考虑到大电流互感器具有大电流、强电磁干扰和多相运行等特点，在设计大电流互感器时，必须采取有效的屏蔽措施，屏蔽来自邻相的杂散磁通。传统的屏蔽方案是采用金属屏蔽罩，尽管有效，但设备笨重。本文中，作者对有外层屏蔽绕组的大电流互感器进行了各种研究。 大电流互感器采用绕组屏蔽方式后，如何优化设计屏蔽绕组，使屏蔽绕组能够充分有效地屏蔽杂散磁通对环形铁心的影响呢?针对上述的问题，本文作者主要完成如下几个方面的工作： 1、首先对国内外大电流互感器的发展与研究现状进行了叙述，并成功设计了15000/5A大电流互感器。 2、对精典的电磁场理论和场路耦合法的数学理论进行了深入的研究，建立了大电流互感器的三维场路耦合有限元分析的数学模型和仿真模型。应用有限元软件ANSYS建立三维有限元仿真模型和基于场路耦合原理的外部耦合电路。 3、理论分析了杂散磁通对电流互感器铁心的影响；重点分析了绕组屏蔽杂散磁通理论；通过等值电流法，得到无论三相还是多相电流互感器条件下，中间相的电流互感器所受到的杂散磁通是最为严重的，为大电流互感器的有效保护提供了科学依据。 4、为了得到最优化屏蔽绕组，对屏蔽绕组的匝数采用离散化替代连续性，再考虑屏蔽绕组在环形铁心上的位置，共提出了多种优化方案；根据三维场路耦合有限元分析模型，精确计算出屏蔽绕组中的电流、电流分布、环形铁心中的磁感应强度分布和外层绕组的局部最高温升，通过比较多种计算结果，得到大电流互感器屏蔽绕组的最优化方案。 5、最后建立了大电流互感器的等效磁势法和降流回路法两种试验方案模型，通过比较试验方案仿真计算结果和出厂试验结果，证明了仿真计算结果是正确的，可靠的。 通过对屏蔽绕组进行优化设计后，有效地削弱了杂散磁通，使得大电流互感器轻型化、小型化，节约了大量的铜材料，使得其运输更加方便。
上传时间： 2013-04-24
上传用户：yolo_cc
很好的一个软件，涉及金属重量密度等计算方式及公式类。
标签： 五金手册
上传时间： 2013-04-24
上传用户：hfmm633
核地球物理勘探是集核探测技术、电子技术、计算机技术为一体，能够快速、准确地分析出核素的相关信息及参数的一门综合性很强的学科。目前己广泛应用于铀矿勘探、地质填图、油气勘测以及寻找各种金属和非金属矿产等诸多领域。其中核地球物理数据的采集和处理是核地球物理勘探研究的重要课题之一，它将直接对测量结果产生影响。 本系统设计是架构在基于ARM7TDMI核的16/32位处理器S3C44BOX的硬件基础上，移植了嵌入式μCLinux操作系统、JFFS2文件系统、以及MiniGUI图形开发库。通过利用S3C44BOX处理器快速的运算速度、丰富的外围设备和嵌入式μCLinux操作系统及其丰富的软件资源，编写了系统引导代码、集成了LCD、MCA硬件设备的驱动程序、开发了GPS、GPRS应用程序。本论文研究成果主要有： 1.研制了基于高端的16/32位ARM7TDMI处理器S3C44BOX为控制核心、外围电路带有LCD显示以及时钟和存储电路的核数据采集系统。该系统能够稳定运行在60MHz频率，无需上位机，用户就可与之进行交互工作，能够独立完成能谱数据的采集、分析、存储等功能。系统具有低功耗、小型化、高性价比等特点。 2.实现了嵌入式μCLinux操作系统在采集系统上的移植。随着嵌入式系统的迅速发展，嵌入式操作系统在核仪器研制中的应用不仅能够提高系统的稳定性，而且通过充分利用Linux丰富的软件资源，能够快速的完成系统的定制和开发，构建复杂的软件系统。 3.实现了基于μCLinux的JFFS2嵌入式文件系统的移植，安全可靠的管理了系统引导代码、＃CLinux操作系统内核映象文件、谱处理程序和数据等。 4.初步实现了GPS定位、GPRS数据无线传输的功能。
上传时间： 2013-04-24
上传用户：dreamboy36
FPGA能够减少电子系统的开发风险和开发成本,缩短上市时间,降低维护升级成本,广泛地应用在电子系统中.随着集成电路向着片上系统(SoC)的发展,需要设计出FPGA IP核用于SoC芯片的设计.该论文的工作围绕FPGA IP核的设计进行,在FPGA结构设计优化和FPGAIP接口方案设计两方面进行了研究.设计改进了适用于数据通路的FPGA新结构——FDP.设计改进了可编程逻辑单元(LC);对可编程连线作为"2层2类"的层次结构进行组织,进行了改进并确定了各种连线的通道宽度;结合对迷宫布线算法的分析以及benchmark电路实验的方法,提出了用于分段式网格连线的开关盒和连接盒新结构,提高连线的面积利用效率.在FPGA IP核的接口方案上,基于边界扫描测试电路提出了FPGA IP核的测试方案;结合扩展边界扫描测试电路得到的编程功和自动下载电路,为FPGA IP核提供了具有两种不同编程方法的编程接口.采用SMIC 0.35um 3层金属CMOS工艺,实现了一个10万系统门规模的FDP结构,并和编程、测试接口一起进行版图设计,试制了FDP100k芯片.FDP100k中包括了32×32个LC,128个可编程IO单元.在FDP100k的芯片测试中,对编程寄存器、各种可编程资源进行测试,并完成电路实现、性能参数测试以及IP核接口的测试,结果表明FPGA IP核的整体功能正确.
标签： FPGAIP
上传时间： 2013-04-24
上传用户：gokk
随着超声检测理论逐渐成熟，以及现代集成电路的快速发展，超声检测技术以其快速、准确、无污染、低成本等特点，成为国内外应用广泛、发展迅速、使用频率最高的一种无损检测技术。其中超声仪器的发展水平直接影响着超声检测技术的发展。数字化、图像化、小型化和实时化等是超声检测仪器的发展趋势。传统的超声检测系统中，PC机存在难以适应恶劣的工作环境，体积大，携带不方便，功耗大，数据传输率不高等问题，并且大部分便携式超声探伤仪缺乏对复杂数字信号处理算法的支持，因此开发与设计一种高性能、小型化的便携式超声探伤检测系统尤为重要。 ARM的数字信号处理能力和DSP的系统控制能力都有其各自弱点，所以文中提出了一种基于ARM与DSP双CPU方案的便携式超声探伤仪，充分利用了ARM与DSP的处理性能，接口简单。ARM利用DSP的主机接口与DSP通信，不会打断DSP的正常运行。本方案为复杂的信号处理算法提供硬件支持，可以有效的提高便携式超声探伤仪器的信号处理能力。 超声探伤回波中的缺陷信号往往与系统的电噪声、金属组织噪声混在一起，影响超声检测回波的信噪比。粗晶材料由于其微观结构对超声的强烈散射，造成严重的材料噪声和信号衰减，致使超声检测灵敏度和信噪比严重下降。目前，对粗晶材料的检测仍然是超声检测技术的一大难题。采用信号处理技术提高超声检测能力和信噪比是无损检测领域的重要研究课题。本文在设计具备复杂信号处理能力的便携式探伤仪的基础上，进行了适合在便携式仪器上实现的小波变换算法的研究，尝试提高便携式仪器对粗晶材料缺陷的检测能力。
上传时间： 2013-04-24
上传用户：cuibaigao
FPGA是一种可通过用户编程来实现各种数字电路的集成电路器件。用FPGA设计数字系统有设计灵活、低成本，低风险、面市时间短等好处。本课题在结合国际上FPGA器件方面的各种研究成果基础上，对FPGA器件结构进行了深入的探讨，重点对FPGA的互连结构进行了分析与优化。FPGA器件速度和面积上相对于ASIC电路的不足很大程度上是由可编程布线结构造成的，FPGA一般用大量的可编程传输管开关和通用互连线段实现门器件的连接，而全定制电路中仅用简单的金属线实现，传输管开关带来很大的电阻和电容参数，因而速度要慢于后者。这也说明，通过优化可编程连接方式和布线结构，可大大改善电路的性能。本文研究了基于SRAM编程技术的FPGA器件中逻辑模块、互连资源等对FPGA性能和面积的影响。论文中在介绍FPGA器件的体系构架后，首先对开关矩阵进行了研究，结合Wilton开关矩阵和Disioint开关矩阵的特点，得到一个连接更加灵活的开关矩阵，提高了FPGA器件的可布线性，接着本课题中又对通用互连线长度、通用互连线间的连接方式和布线通道的宽度等进行了探讨，并针对本课题中的FPGA器件，得出了一套适合于中小规模逻辑器件的通用互连资源结构，仿真显示新的互连方案有较好的速度和面积性能，在互连资源的面积和性能上达到一个很好的折中。 接下来课题中对FPGA电路的可编程逻辑资源进行了研究，得到了一种逻辑规模适中的粗粒度逻辑块簇，该逻辑块簇采用类似Xilinx 公司的FPGA产品的LUT加触发器结构，使逻辑块簇内部基本逻辑单元的联系更加紧密，提高了逻辑资源的功能和利用率。随后我们还研究了IO模块数目的确定和分布式SRAM结构中编程电路结构的设计，并简单介绍了SRAM单元的晶体管级设计原理。最后，在对FPGA构架研究基础上，完成了一款FPGA电路的设计并设计了相应的电路测试方案，该课题结合CETC58研究所的一个重要项目进行，目前已成功通过CSMC0.6μm 2P2M工艺成功流片，测试结果显示其完全达到了预期的性能。
上传时间： 2013-04-24
上传用户：6546544
现场可编程门阵列(FPGA)是一种可实现多层次逻辑器件。基于SRAM的FPGA结构由逻辑单元阵列来实现所需要的逻辑函数。FPGA中，互连线资源是预先定制的，这些资源是由各种长度的可分割金属线，缓冲器和．MOS管实现的，所以相对于ASIC中互连线所占用的面积更大。为了节省芯片面积，一般都采用单个MOS晶体管来连接逻辑资源。MOS晶体管的导通电阻可以达到千欧量级，可分割金属线段的电阻相对于MOS管来说是可以忽略的，然而它和地之间的电容达到了0.1pf[1]。为了评估FPGA的性能，用HSPICE仿真模型虽可以获得非常精确的结果，但是基于此模型需要花费太多的时间。这在基于时序驱动的工艺映射和布局布线以及静态时序分析中都是不可行的。于是，非常迫切地需要一种快速而精确的模型。 FPGA中连接盒、开关盒都是由MOS管组成的。FPGA中的时延很大部分取决于互连，而MOS传输晶体管在互连中又占了很大的比重。所以对于MOS管的建模对FPGA时延估算有很大的影响意义。对于MOS管，Muhammad[15]采用导通电阻来代替MOS管，然后用。Elmore[3]时延和Rubinstein[4]时延模型估算互连时延。Elmore时延用电路的一阶矩来近似信号到达最大值50％时的时延，而Rubinstein也是通过计算电路的一阶矩估算时延的上下边界来估算电路的时延，然而他们都是用来计算RC互连时延。传输管是非线性器件，所以没有一个固定的电阻，这就造成了Elmore时延和Rubinstein时延模型的过于近似的估算，对整体评估FPGA的性能带来负面因素。 本论文提出快速而精确的现场可编程门阵列FPGA中的互连资源MOS传输管时延模型。首先从阶跃信号推导出适合50％时延的等效电阻模型，然后在斜坡输入的时候，给出斜坡输入时的时延模型，并且给出等效电容的计算方法。结果验证了我们精确的时延模型在时间上的开销少的性能。 在岛型FPGA中，单个传输管能够被用来作为互连线和互连线之间的连接，或者互连线和管脚之间的连接，如VPR把互连线和管脚作为布线资源，管脚只能单独作为输入或者输出管脚，以致于它们不是一个线网的起点就是线网的终点。而这恰恰忽略了管脚实际在物理上可以作为互连线来使用的情况(VPR认为dogleg现象本身对性能提高不多)。本论文通过对dogleg现象进行了探索，并验证了在使用SUBSET开关盒的情况下，dogleg能提高FPGA的布通率。
上传时间： 2013-07-24
上传用户：yezhihao
1.利用贴片陶瓷电容器介质层的薄层化和多层叠层技术，使电容值大为扩大 2.单片结构保证有极佳的机械性强度及可靠性 3.极高的精确度，在进行自动装配时有高度的准确性 4.因仅有陶瓷和金属构成，故即便在高温，低温环境下亦无渐衰的现象出现，具有较强可靠性与稳定性 5.低集散电容的特性可完成接近理论值的电路设计 6.残留诱导系数小，确保上佳的频率特性 7.因电解电容器领域也获得了电容，故使用寿命延长，更造于具有高可靠性的电源 8.由于ESR低，频率特性良好，故最适合于高频，高密度类型的电源
上传时间： 2013-04-24
上传用户：hull021
本次设计的简易智能电动车，采用AT89S52单片机作为小车的检测和控制核心；采用金属感应器TL-Q5MC来检测路上感应到的铁片，从而把反馈到的信号送单片机，使单片机按照预定的工作模式控制小车在各区域按预定的速度行驶，并且单片机选择的工作模式不同也可控制小车顺着S形铁片行驶；采用霍尔元件A44E检测小车行驶速度；采用1602LCD实时显示小车行驶的时间，小车停止行驶后，轮流显示小车行驶时间、行驶距离、平均速度以及各速度区行驶的时间。本设计结构简单，较容易实现，但具有高度的智能化、人性化，一定程度体现了智能
上传时间： 2013-04-24
上传用户：weimg001
电磁导波检测技术因其非接触耦合的特性已被广泛应用于各种金属管道无损检测领域中，但导波的激励脉冲群重复频率的确定长久以来却没有一个有效的解决方法。为此，本文提出了以有、无缺陷的重复脉冲群检测信号的相关性作为判别标准，选取电磁导波激励脉冲群最佳重复频率，并从检测信号特征提取和识别的角度验证了本文选取的激励脉冲群最佳重复频率可有效提高导波检测信号之间的区分度，减小检测信号间的干扰，提高缺陷识别的准确性。
上传时间： 2013-11-04
上传用户：ywcftc277
