现场可编程门阵列(FPGA)是一种新型器件,它将门阵列的通用结构与现场可编程的特性结合于一体.如今,FPGA系列器件已成为最受欢迎的器件之一.随着FPGA器件的广泛应用,它在数字系统中的作用日益变得重要,它所要求的准确性也变得更高.因此,对FPGA器件的故障测试和故障诊断方法进行更全面的研究具有重要意义.随着集成电路规模的迅速膨胀,电路结构变得复杂,使大量的故障不可测.所以,人们把视线转向了可测性设计(DFT)问题.可测性设计的提出为解决测试问题开辟了新的有效途径,而边界扫描测试方法(BST)是其中一个重要的技术.本文阐述了FPGA系列器件的结构特点,边界扫描测试相关的基本概念与基本理论,给出利用布尔矩阵理论建立的边界扫描测试过程的数学描述和数学模型.论文中主要讨论了边界扫描测试中的测试优化问题,给出解决两类优化问题的现有算法,对它们的优缺点进行了对比,并且提出对两种现有算法的改进,比较了改进前后优化算法的性能.最后总结了利用边界扫描测试FPGA的具体过程.
上传时间： 2013-08-06
上传用户：mdrd3080
随着计算机技术和网络的飞速发展，流媒体技术的产生满足了人们快速获取多媒体信息的需求。它基于RTP/RTCP协议，运用流式传输技术，可以使人们在最短的时间内获得想要的多媒体资讯。流媒体技术可广泛应用于视频播放、视频会议、远程教育等。嵌入式系统是当前研究的另一个热点。它具有低功耗、体积小、集成度高和专用性强等特点。嵌入式系统早期主要应用于军事及航空航天领域，随着工nternet的发展，新型的嵌入式系统正朝着信息家电IA(InformationAppliance)和3C(Computer、Commtlnication&Consumer)产品方向发展。 因此，基于嵌入式设备的流媒体传输就是一个非常有意义的研究方向。本文基于南京某公司的实际产品项目“电梯多媒体项目”，将流媒体技术与嵌入式设备相结合，应用于电梯之中，使多媒体资讯的传播无处不在。 本文首先研究了流媒体传输的相关技术。深入研究了用于流媒体传输的实时传输与控制协议RTP/RTCP，掌握其结构与规则；研究了实时传输QoS控制技术，分析现有的一些网络传输控制方法，分析了流媒体与嵌入式系统的特点。 本文然后详细分析了基于窗口的拥塞控制方法和基于速率的拥塞控制方法的原理和适用范围，并改进了其中基于发送端速率控制的拥塞控制方法，设计了一种基于接收端缓存和发送端速率控制相结合的流媒体传输控制方法。通过对接收端缓存剩余空间临界点的设置与监控，来辅助调节发送端的数据发送速率。它既可以避免网络拥塞，又可以提高流媒体的传输质量。 本文最后介绍了嵌入式Linux系统的移植，分析了网络上开源的RTP/RTCP实现库JRTPLIB，并结合本文实际需要，对RTCP中RR分组的结构做了修改，以此为基础设计了一个系统，实现本文所改进的用于ARM流媒体传输控制的方法。
上传时间： 2013-07-06
上传用户：ryb
随着科学技术的发展与公共安全保障需求的提高，视频监控系统在工业生产、日常生活、警备与军事方面的应用越来越广泛。采用基于 FPGA 的SOPC技术、H．264压缩编码技术和网络传输控制技术实现网络视频监控系统，在稳定性、功能、成本与扩展性等方面都有着突出的优势，具有重要的学术意义与实用意义， 本课题所设计的网络视频监控系统由以Nios Ⅱ为核心的嵌入式图像服务器、相关网络设备与若干PC机客户端组成。嵌入式图像服务器实时采集图像，采用H．264 编码算法进行压缩，并持续监听网络。PC机客户端可通过网络对服务器进行远程访问，接收编码数据，使用H．264解码算法重建图像并实时显示，使监控人员有效地掌握现场情况， 在嵌入式图像服务器设计阶段，本文首先进行了芯片选型与开发平台选择。然后构建图像采集子系统，采用双缓存乒乓交换的方法设计图像采集用户自定义模块。接着设计双Nios Ⅱ架构的SOPC系统，阐述了双软核设计中定制连接、内存芯片共享、数据搬移、通信与互斥的解决方法。同时完成了网络服务器的设计，采用μC/OS-Ⅱ进行多任务的管理与调度， H．264视频压缩编解码算法设计与实现是本文的重点。文中首先分析H．264．标准，规划编解码器结构。接着设计了16×16帧内预测算法，并设计宏块扫描方式，采用两次判决策略进行预测模式选择。然后设计4×4子块扫描方式，编写整数变换与量化算法程序。熵编码采用Exp-Golomb编码与CAVLC相结合的方案，针对除拖尾系数之外的非零系数值编码子算法，实现了一种基于表示范围判别的编码方法。最后设计了网络传输的码流组成格式，并针对编码算法设计相应解码算法。使用VC++完成算法验证，并进行测试，观察不同参数下压缩率与失真度的变化。 算法验证完成后，本文进行了PC机客户端设计，使其具有远程访问、H．264解码与实时显示的功能。同时将H．264 编码算法程序移植到NiosⅡ中，并将嵌入式图像服务器与若干客户端接入网络进行联合调试，构建完整的网络视频监控系统， 实验结果表明，本系统视频压缩率高，监控图像质量良好，充分证明了系统软硬件与图像编解码算法设计成功。本系统具有成本低、扩展性好及适用范围广等优点，发展前景十分广阔。
上传时间： 2013-08-03
上传用户：88mao
现场可编程门阵列FPGA具有性能好、规模大、可重复编程、开发投资小等优点，在现代电子产品中应用得越来越广泛。随着微电子技术的高速发展，成本的不断下降，FPGA正逐渐成为各种电子产品不可或缺的重要部件。 FPGA软件复杂的设置和不同的算法、FPGA硬件多样的结构和丰富的功能、各个厂商互不兼容的软硬件等差异，都不仅使如何挑选合适的软硬件用于产品设计成为FPGA用户棘手的问题，而且使构造一个精确合理的FPGA软硬件性能的测试方法变得十分复杂。 基准测试是用一个基准设计集按照统一的测试规范评估和量化目标系统的软件或硬件性能，是目前计算机领域应用最广泛、最主要的性能测试技术。 通过分析影响FPGA软硬件性能基准测试的诸多因素，比如基准设计的挑选、基准设计的优化，FPGA软件的设置和约等，本文基于设计和硬件分类、优化策略分类的基准测试规范，提出了一组详尽的度量指标。 基准测试的规范如下，首先根据测试目的配置测试环境、挑选基准设计和硬件分类，针对不同的FPGA软硬件优化基准设计，然后按照速度优先最少优化、速度优先最大优化、资源和功耗优先最少优化、资源和功耗优先最大优化四种优化策略分别编译基准设计，并收集延时、成本、功耗和编译时间这四种性能数据，最后使用速度优先最少优化下的性能集、速度优先最少优化性能集、资源和功耗优先最少优化下的性能集、资源和功耗优先最大优化下的性能集、速度优先最少和最大优化之间性能集的差、速度优先最少优化下性能集的比较等十个度量指标量化性能，生成测试报告。 最后，本基准测试规范被应用于评估和比较Altera和Xilinx两厂商软硬件在低成本领域带处理器应用方面的性能。
上传时间： 2013-04-24
上传用户：zhangyi99104144
基于小波变换和神经网络理论,对非稳定、大信噪比(SNR)变化的通信信号进行有效的特征提取和分类,实现了通信信号调制方式的分类识别.首先,采用基于多分辨分析框架的Mallat快速算法提取离散细节作为特征采,实验得出db3小波非常适合作为特征提取小波,用小波变换大大压缩了通信信号特征矢量,提取的信号特征矢量64点;然后依据神经网络理论,分别采用BP网络作为分类器对通信信号调制识别分类.从计算机模拟实验结果可知,该方法能很好地完成通信信号调制识别分类任务,使识别正确率得到了明显改善,同时降低了识别分类过程的复杂度,并且为通信信号调制识别的DSP实现提供了快速计算的理论基础.其次,介绍了TMS320LF2407 DSP和FPGA的结构原理,并在此基础上设计了数字信号处理板和制作调试电路板.最后,用汇编和C语言编制A/D程序、串口通信程序和应用程序,并在信号处理板上调试和运行.
上传时间： 2013-07-23
上传用户：731140412
本文首先介绍了三种专门用于模糊逻辑控制系统设计的软件系统。详细地介绍了利用软件进行模糊逻辑控制系统设计的基本原理以及模糊控制器的软件程序设计方法。实验表明，模糊逻辑系统的C 语言实现方法是完全可行的，
上传时间： 2013-04-24
上传用户：fandeshun
卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念，阐述了Viterbi算法的原理，重点讨论了决定Viterbi算法复杂度和译码性能的关键因素，在此基础上设计了采用“串-并”结合运算方式的Viterbi译码器，并在Altera EP1C20 FPGA芯片上测试通过。本文的主要工作如下： 1.对输入数据采用了二比特四电平量化的软判决方式，对欧氏距离的计算方法进行了简化，以便于用硬件电路方式实现。 2.对ACS运算单元采用了“串-并”结合的运算方式，和全并行的设计相比，在满足译码速度的同时，节约了芯片资源。本文中提出了一种路径度量值存储器的组织方式，简化了控制模块的逻辑电路，优化了系统的时序。 3.在幸存路径的选择输出上采用了回溯译码方法，与传统的寄存器交换法相比，减少了寄存器的使用，大大降低了功耗和设计的复杂度。 4.本文中设计了一个仿真平台，采用Modelsim仿真器对设计进行了功能仿真，结果完全正确。同时提出了一种在被测设计内部插入监视器的调试方法，巧妙地利用了Matlab算法仿真程序的输出结果，提高了追踪错误的效率。 5.该设计在Altera EP1C20 FPGA芯片上通过测试，最大运行时钟频率110MHz，最大译码输出速率10.3Mbps。 本文对译码器的综合结果和Altera设计的Viterbi译码器IP核进行了性能比较，比较结果证明本文中设计的Viterbi译码器具有很高的工程实用价值。
上传时间： 2013-07-23
上传用户：叶山豪
cadence 15.7安装步骤及方法安装步骤： 1、 证书生成 a、双击Crack->keygen.exe， b、HO
上传时间： 2013-07-26
上传用户：xoxoliguozhi
关于开关电源反激高频变压器很详细的的计算方法。（12V/5A）
上传时间： 2013-04-24
上传用户：邶刖
本文主要研究Turbo码的编码和译码算法及其FPGA硬件实现.在概述信道编码理论及其发展历程之后,简要地论述了Turbo码的原理.然后分别对Turbo码的MAP译码算法,LOG-MAP算法进行推导,在给出LOG-MAP的推导之后,提出了对于LOG-MAP译码算法的两点改进,采用三阶牛顿插值函数对校验函数进行拟合,采用双滑动窗口技术取代传统的单滑动窗口技术.Turb码还有一种译码复杂度相对较低的算法——SOVA算法,本文也给出了SOVA算法的详细推导过程.在对LOG-MAP和SOVA算法的详细推导之后,本文给出Turbo码的软件仿真,采用Matlab语言编写Turbo码仿真系统程序,仿真系统比较了单滑动窗口技术和双滑动窗口技术在不同的信噪比下的译码性能.在软件仿真的基础上,本文给出了Turbo码编码器和采用LOG-MAP译码算法译码器的FPGA硬件实现方法.
上传时间： 2013-06-19
上传用户：plsee
