配置过程

6.2.3 ALTERA芯片配置电路设计

6.2.3 ALTERA芯片配置电路设计。

标签： ALTERA 芯片配置电路

上传时间： 2013-10-31

上传用户：cainaifa
下载电缆配置电路设计

6.2.2下载电缆配置电路设计

标签： 下载电缆配置电路

上传时间： 2014-01-25

上传用户：yuzhou229843982
6.2 ALTERA 的FPGA下载配置设计

6.2 ALTERA 的FPGA下载配置设计

标签： ALTERA FPGA 6.2

上传时间： 2013-11-14

上传用户：zw380105939
XILINX FPGA的配置设计

6.1 XILINX FPGA的配置设计

标签： XILINX FPGA

上传时间： 2013-11-14

上传用户：sqq
Orcad导入Pads过程

Orcad导入Pads过程

标签： Orcad Pads 过程

上传时间： 2013-11-23

上传用户：chongchongsunnan
基于IPSec VPN实验教学设计与仿真

基于IPSec VPN对应用层协议完全透明的特性，当加密隧道建立之后，就可以实现各种类型的连接。为了解决学校实训设备缺乏和该真实环境难以搭建的问题，利用Packet Tracer 模拟软件仿真我校南北校区的IPSec VPN连接，重点探讨其配置及效果验证的过程。通过实践教学效果突出，达到了预期目的。

标签： IPSec VPN 实验仿真

上传时间： 2013-10-14

上传用户：ayfeixiao
Xilinx FPGA集成电路的动态老化试验

　　3 FPGA设计流程　　完整的FPGA 设计流程包括逻辑电路设计输入、功能仿真、综合及时序分析、实现、加载配置、调试。FPGA 配置就是将特定的应用程序设计按FPGA设计流程转化为数据位流加载到FPGA 的内部存储器中，实现特定逻辑功能的过程。由于FPGA 电路的内部存储器都是基于RAM 工艺的，所以当FPGA电路电源掉电后，内部存储器中已加载的位流数据将随之丢失。所以，通常将设计完成的FPGA 位流数据存于外部存储器中，每次上电自动进行FPGA电路配置加载。　　4 FPGA配置原理　　以Xilinx公司的Qpro Virtex Hi-Rel系列XQV100电路为例，FPGA的配置模式有四种方案可选择：MasterSerial Mode，Slave Serial Mode，Master selectMAPMode，Slave selectMAP Mode。配置是通过芯片上的一组专/ 复用引脚信号完成的，主要配置功能信号如下：　　(1)M0、M1、M2：下载配置模式选择; 　　(2)CLK：配置时钟信号; 　　(3)DONE：显示配置状态、控制器件启动;

标签： Xilinx FPGA 集成电路动态老化

上传时间： 2013-11-18

上传用户：oojj
Cadance Allegro16.6破解过程详解

　　Allegro16.6 破解过程详解　　1. 安装 licensemanager （可以安装到任何盘），最后问选择 license 路径时，单击cancel ，然后finish ，安装完成后重新启动电脑。

标签： Cadance Allegro 16.6 破解

上传时间： 2013-11-11

上传用户：sjb555
自制电路板制作PCB的过程

自制电路板制作PCB的过程

标签： PCB 自制电路过程

上传时间： 2013-12-27

上传用户：star_in_rain
Altera可重配置PLL使用手册0414-3

Altera可重配置PLL使用手册0414-3。

标签： Altera 0414 PLL 可重配置

上传时间： 2013-10-17

上传用户：zhqzal1014