虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

部分<b>动态可重构</b>

  • 剖析Intel IA32 架构下C 语言及CPU 浮点数机制 Version 0.01 哈尔滨工业大学 谢煜波 (email: xieyubo@126.com 网址:http://purec.b

    剖析Intel IA32 架构下C 语言及CPU 浮点数机制 Version 0.01 哈尔滨工业大学 谢煜波 (email: xieyubo@126.com 网址:http://purec.binghua.com) (QQ:13916830 哈工大紫丁香BBSID:iamxiaohan) 前言 这两天翻看一本C 语言书的时候,发现上面有一段这样写到 例:将同一实型数分别赋值给单精度实型和双精度实型,然后打印输出。 #include <stdio.h> main() { float a double b a = 123456.789e4 b = 123456.789e4 printf(“%f\n%f\n”,a,b) } 运行结果如下:

    标签: Version xieyubo Intel email

    上传时间: 2013-12-25

    上传用户:徐孺

  • 问题描述 序列Z=<B

    问题描述 序列Z=<B,C,D,B>是序列X=<A,B,C,B,D,A,B>的子序列,相应的递增下标序列为<2,3,5,7>。 一般地,给定一个序列X=<x1,x2,…,xm>,则另一个序列Z=<z1,z2,…,zk>是X的子序列,是指存在一个严格递增的下标序列〈i1,i2,…,ik〉使得对于所有j=1,2,…,k使Z中第j个元素zj与X中第ij个元素相同。 给定2个序列X和Y,当另一序列Z既是X的子序列又是Y的子序列时,称Z是序列X和Y的公共子序列。 你的任务是:给定2个序列X、Y,求X和Y的最长公共子序列Z。

    标签: lt 序列

    上传时间: 2014-01-25

    上传用户:netwolf

  • 智能大屏幕动态显示系统的设计,摘要:智能大屏幕显示系统既能显示固定内容

    智能大屏幕动态显示系统的设计,摘要:智能大屏幕显示系统既能显示固定内容,又能显示随机内容.固定内容存储在单片机 的ErPROM 中,供长期显示,随机内容可由PC机编辑,以串行方式发送给单片机。使单片机的功能 得以充分发挥,同时也将PC机从显示工作中解放出来,提高了微机的利用率.显示部分采用动态 显示技术,既保证了智能大屏幕高亮度、无闪烁等优点,又降低了功耗。提高了系统的性价比.

    标签: 大屏幕 动态显示 大屏幕显示系统

    上传时间: 2013-12-20

    上传用户:banyou

  • pcf project dds sdfsd sdcsc sdcsc sdxcs gh fgb dfv fdgbvfg b fg fb fgbv gbfbf s bgtb fgbfv b fbv

    pcf project dds sdfsd sdcsc sdcsc sdxcs gh fgb dfv fdgbvfg b fg fb fgbv gbfbf s bgtb fgbfv b fbvf v fbg b v fgg ffg fggfv.

    标签: sdcsc fdgbvfg project fgbfv

    上传时间: 2014-12-19

    上传用户:xwd2010

  • 基于FPGA的通用实时信号处理系统的硬件设计与实现.rar

    近年来,以FPGA为代表的数字系统现场集成技术取得了快速的发展,FPGA不但解决了信号处理系统小型化、低功耗、高可靠性等问题,而且基于大规模FPGA单片系统的片上可编程系统(SOPC)的灵活设计方式使其越来越多的取代ASIC的市场。传统的通用信号处理系统使用DSP作为处理核心,系统的可重构型不强,FPGA解决了这一问题,并且现有的FPGA中,多数已集成DSP模块,结合FPGA较强的信号并行处理特性使其与DSP信号处理能力差距很小。因此,FPGA作为处理核心的通用信号处理系统具有很强的可实施性。 @@ 基于上述要求,作者设计和完成了一个基于多FPGA的通用实时信号处理系统。该系统采用4片XC3SD1800A作为处理核心,使用DDR2 SDRAM高速存储实时数据。作者通过全面的分析,设计了核心板、底板和应用板分离系统架构。该平台能够根据实际需求进行灵活的搭配,核心板之间的数据传输采用了LVDS(低电压差分信号)技术,从而使得数据能够稳定的以非常高的速率进行传输。 @@ 本系统属于高速数字电路的设计范畴,因此必须重视信号完整性的设计与分析问题,作者根据高速电路的设计惯例和软件辅助设计的方法,在分析和论证了阻抗控制、PCB堆叠、PCB布局布线等约束的基础上,顺利地完成了PCB绘制与调试工作。 @@ 作为系统设计的重要环节,作者还在文中研究了在系统设计过程中出现的电源完整性问题,并给出了解决办法。 @@ LVDS高速数据通道接口和DDR2存储器接口设计决定本系统的使用性能,本文基于所选的FPGA芯片进行了详细的阐述和验证。并结合系统的核心板和底板,完成了应用板,视频图像采集、USB、音频、LCD和LED矩阵模块显示等接口的设计工作,对其中的部分接口进行了逻辑验证。 @@ 经过测试,该通用的信号处理平台具有实时性好、通用性强、可扩展和可重构等特点,能够满足当前一些信号处理系统对高速、实时处理的要求,可以广泛应用于实时信号处理领域。通过本平台的研究和开发工作,为进一步研究和设计通用、实时信号处理系统打下了坚实的基础。 @@关键词:通用实时信号处理;FPGA;信号完整性;DDR2;LVDS

    标签: FPGA 实时信号 处理系统

    上传时间: 2013-05-27

    上传用户:qiaoyue

  • 软件无线电调制解调系统的研究及其FPGA实现

    软件无线电是二十世纪九十年代提出的一种实现无线通信的体系结构,被认为是继模拟通信、数字通信之后的第三代无线电通信技术。它的中心思想是:构造一个开放性、标准化、模块化的通用硬件平台,并使宽带模数和数模转换器尽可能靠近天线,从而将各种功能,如工作频段、调制解调类型、数据格式、加密模式、通信协议等用软件来完成。 本论文首先介绍了软件无线电的基本原理和三种结构形式,综述了软件无线电的几项关键技术及其最新研究进展。其中调制解调模块是软件无线电系统中的重要部分,集中体现了软件无线电最显著的优点——灵活性。目前这一部分的技术实现手段多种多样。随着近几年来芯片制造工艺的飞速发展,可编程器件FPGA以其高速的处理性能、高容量和灵活的可重构能力,成为实现软件无线电技术的重要手段。 本论文调制解调系统的设计,选择有代表性的16QAM和QPSK两种方式作为研究对象,采用SystemView软件作为系统级开发工具进行集成化设计。在实现系统仿真和FPGA整体规划后,着重分析用VHDL实现其中关键模块以及利用嵌入FPGA的CPU核控制调制解调方式转换的方法。同时,在设计中成功地调用了Xilinx公司的IP核,实现了设计复用。由于FPGA内部逻辑可以根据需要进行重构,因而硬件的调试和升级变得很容易,而内嵌CPU使信号处理过程可以用软件进行控制,充分体现了软件无线电的灵活性。 通过本论文的研究,初步验证了在FPGA内实现数字调制解调过程及控制的技术可行性和应用的灵活性,并对将来的扩展问题进行了研究和讨论,为实现完整的软件无线电系统奠定了基础。

    标签: FPGA 软件无线电 调制解调

    上传时间: 2013-06-10

    上传用户:xhz1993

  • 基于ARM的地铁用安全型智能IO的设计与实现

    地铁信号设备中输入输出设备是信号逻辑和现场设备之间的接口,有着四高(高安全,高可靠,高可维护,高可用)要求,目前信号系统厂家的传统做法是整个信号系统产品由一家公司来完成,可是随着技算机技术的快速发展,逻辑部份目前已可以采用通用COTS产品,而输入输出部分还是需要各个信号厂家自己设计和生产,因此设计出一款通用型的输入输出控制器已成地铁行业的发展方向。 为了满足以上要求,本文从实际应用角度出发,使信号系统的产品更加的开放透明,设计出基于ARM的地铁用安全型的智能I/O,从而使信号系统设计可以方便地和现场信号设备接口。 在硬件上采用冗余设计,以ARM为主处理器,整个系统无单点硬件故障,采集部分采用动态异或输入设计,驱动部分采用安全驱动设计。 基于ARM的地铁用安全智能I/O严格遵循欧洲铁路信号产品的标准,使系统的安全性,可靠性,可用性和可维护性有了充分的保障。 本文主要介绍了地铁用安全型智能I/O控制器的设计和实现,包括设计思想,具体实施,硬件和软件的设计等。

    标签: ARM 地铁 智能IO

    上传时间: 2013-06-12

    上传用户:ljthhhhhh123

  • 软件无线电调制解调系统的研究及其FPGA实现

    软件无线电是二十世纪九十年代提出的一种实现无线通信的体系结构,被认为是继模拟通信、数字通信之后的第三代无线电通信技术。它的中心思想是:构造一个开放性、标准化、模块化的通用硬件平台,并使宽带模数和数模转换器尽可能靠近天线,从而将各种功能,如工作频段、调制解调类型、数据格式、加密模式、通信协议等用软件来完成。 本论文首先介绍了软件无线电的基本原理和三种结构形式,综述了软件无线电的几项关键技术及其最新研究进展。其中调制解调模块是软件无线电系统中的重要部分,集中体现了软件无线电最显著的优点——灵活性。目前这一部分的技术实现手段多种多样。随着近几年来芯片制造工艺的飞速发展,可编程器件FPGA以其高速的处理性能、高容量和灵活的可重构能力,成为实现软件无线电技术的重要手段。 本论文调制解调系统的设计,选择有代表性的16QAM和QPSK两种方式作为研究对象,采用SystemView软件作为系统级开发工具进行集成化设计。在实现系统仿真和FPGA整体规划后,着重分析用VHDL实现其中关键模块以及利用嵌入FPGA的CPU核控制调制解调方式转换的方法。同时,在设计中成功地调用了Xilinx公司的IP核,实现了设计复用。由于FPGA内部逻辑可以根据需要进行重构,因而硬件的调试和升级变得很容易,而内嵌CPU使信号处理过程可以用软件进行控制,充分体现了软件无线电的灵活性。 通过本论文的研究,初步验证了在FPGA内实现数字调制解调过程及控制的技术可行性和应用的灵活性,并对将来的扩展问题进行了研究和讨论,为实现完整的软件无线电系统奠定了基础。

    标签: FPGA 软件无线电 调制解调

    上传时间: 2013-04-24

    上传用户:libenshu01

  • 实时三维信息获取系统

    三维彩色信息获取系统目的是获取对象的三维空间坐标和颜色信息。它是计算机视觉研究的重要内容,也是当前信息科学研究中的一个重要热点。 本文首先介绍了三维信息获取技术的意义和实时可重构三维激光彩色信息获取系统总体方案。该方案合理划分了系统的图像处理任务,充分地利用了拥有的硬、软件资源。阐述了基于FPGA处理器的硬件系统结构及其工作原理和系统工作时序。 本文还研究了图像处理系统中的数字逻辑设计,总结出了较完整、规范化的设计流程和方法,介绍了从图像处理算法到可编程逻辑器件的规范化映射方法,总结了在视频系统中的高级设计技巧,包括并行流水线技术和循环结构的硬件实现方式等。 为了说明提出的设计方法,本文分析了基于自适应阈值的结构光条纹中心的方向模板快速检测算法的硬件实现。该算法是把自适应阈值法与可变方向模板法相结合,具有稳定性好、精度高、计算简单、数据存储量小、实现速度快的特点,此外,该方法有利于硬件快速实现。实践证明这种方法是实用的、有效的。 本文的重点在于研制了具有完全自主知识产权的实时可重构三维激光彩色信息获取系统中视频图像处理专用集成电路。该集成电路是实现系统快速算法的核心,使用现场可编程器FPGA器件EPlK50实现提取激光线、提取人头轮廓线和提取中心颜色线算法;该集成电路还要实现系统所需的控制逻辑。控制部分包括将视频采集输出端口信号转化为RGB真彩色信号的数据锁存模块、各FIFO缓存器的输入输出控制模块和系统需要的其它信号控制模块。提出提取轮廓线快速算法,即由FPGA处理器与主机交互式共同快速完成提取人头正侧影轮廓线算法。该专用集成电路研制是整个实时可重构三维激光彩色信息获取系统实现的关键。

    标签:

    上传时间: 2013-07-23

    上传用户:lguotao

  • 以CPLD 芯片进行十字路口的交通灯的设计

    摘要:本文主要介绍以CPLD 芯片进行十字路口的交通灯的设计,用CPLD 作为交通灯控制器的主控芯片,采用VHDL\r\n语言编写控制程序,利用CPLD的可重复编程和在动态系统重构的特性,大大地提高了数字系统设计的灵活性和通用性。\r\n关键词:CPLD;VHDL;交通灯控制器\r\n中图分类号:TP39\r\nAbstract :This paper introduces the electronic-traffic lamp, which is based on the VHDL and is com

    标签: CPLD 芯片 十字路口 交通灯

    上传时间: 2013-08-11

    上传用户:aesuser