利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。 一、 功能说明 已完成功能 1. 完成秒／分／时的依次显示并正确计数； 2. 秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位； 3. 定时闹钟：实现整点报时，又扬声器发出报时声音； 4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整； 5. 利用多余两位数码管完成秒表显示：A、精度达10ms；B、可以清零；C、完成暂停 可以随时记时、暂停后记录数据。 待改进功能： 1. 闹钟只是整点报时，不能手动设置报时时间，遗憾之一； 2. 秒表不能向秒进位，也就是最多只能记时100ms； 3. 秒表暂停记录数据后不能在原有基础上继续计时，而是复位重新开始。 【注意】秒表为后来添加功能，所以有很多功能不成熟！
上传时间： 2014-01-02
上传用户：LIKE
一个小型的聊天机器人,具备简单的对话逻辑能力
上传时间： 2013-12-22
上传用户：maizezhen
数字逻辑系统和数字设计的课程设计
上传时间： 2016-02-25
上传用户：450976175
实现各种算数逻辑运算 根据输入的指令不同，得到不同的结果
上传时间： 2014-12-22
上传用户：希酱大魔王
算术逻辑运算单元，它根据输入的8种不同操作码分别实现相应的加、与、异或、跳转等基本操作运算。利用这几种基本运算可以实现很多种其他运算以及逻辑判断等操作
标签： 算术逻辑运算
上传时间： 2016-02-26
上传用户：refent
运用vhdl语言编程,是数字逻辑中的电子钟!各模块及源代码都有,适合电信同学使用!
上传时间： 2016-02-29
上传用户：
EPP和51的接口逻辑Verilog源代码.rar
上传时间： 2013-12-06
上传用户：541657925
可编程逻辑器件画时序图的工具软件，便于大家设计时使用！
上传时间： 2016-03-03
上传用户：anng
简单的泊车程序,数据结构课程的实验.理解栈和队列的逻辑结构和存储结构，进一步提高使用理论知识指导解决实际问题的能力。
上传时间： 2014-01-10
上传用户：ryb
基于复杂可编程逻辑器件(CPLD)的120MHz高速A_D采集卡的设计
上传时间： 2014-01-04
上传用户：jhksyghr
